InP衬底上InAlAs异变缓冲层和高铟组分InGaAs的生长温度优化

利用气态源分子束外延技术在InP衬底上生长了包含InAlAs异变缓冲层的In0.83Ga0.17As外延层.使用不同生长温度方案生长的高铟InGaAs和InAlAs异变缓冲层的特性分别通过高分辨X射线衍射倒易空间图、原子力显微镜、光致发光和霍尔等测量手段进行了表征.结果表明, InAlAs异变缓冲层的生长温度越低, X射线衍射倒易空间图 (004) 反射面沿Qx方向的衍射峰半峰宽就越宽, 外延层和衬底之间的倾角就越大, 同时样品表面粗糙度越高.这意味着材料的缺陷增加, 弛豫不充分.对于生长在具有相同生长温度的InAlAs异变缓冲层上的In0.83Ga0.17As外延层, 采用较高的生长温度时, X射线衍射倒易空间图 (004) 反射面沿Qx方向的衍射峰半峰宽较小, 77K下有更强的光致发光, 但是表面粗糙度会有所增加.这说明生长温度提高后, 材料中的缺陷得到抑制.     

基于双DMA缓冲的高速图像传输系统设计

针对传统DMA传输中断响应等待时间长、两次DMA传输之间空档期大的缺点,提出了一种双DMA缓冲机制,采用读写数据通道分离的方式提高了DMA的传输效率。并且通过对图像数据的有序组包,利用双DMA缓冲机制,搭建了一种高速图像传输系统,最后实现了图像数据从PC到FPGA的高速传输。经测试验证,系统最高图像传输速率可达2143MB/s,比单DMA缓冲传输速率提高了10%-28%,PCIE最大总线利用率达52%。     

GaN缓冲层对生长InN薄膜的影响

采用金属有机物化学气相沉积(MOCVD)方法生长六方相InN薄膜，利用氮化镓(GaN)缓冲层技术制备了高质量薄膜，得到了其能带带隙0.7eV附近对应的光致发光光谱(PL). 通过比较未采用缓冲层，同时采用低温和高温GaN缓冲层，以及低温GaN缓冲层结合高温退火三种生长过程，发现低温GaN缓冲层结合高温退火过程能够得到更优表面形貌和晶体质量的InN薄膜，同时表征了材料的电学性质和光学性质. 通过对InN薄膜生长模式的讨论，解释了薄膜表面形貌和晶体结构的差异.     

ImageSAN软件在制播一体化网络中的实际应用

从我台现行的全数字制播一体化硬盘播出网络系统存在的问题出发,将ImageSAN软件的优势合并到现在的E-Net网络中,从而形成存储区域网络＋因特网协议（SAN＋IP）的双网结构,以此来改善由带宽引起的服务器瓶颈问题,达到真正的高效、快速、流畅的网络结构。     

异质存储系统中的高速缓存机制研究

存储子系统是嵌入式系统的重要组成部分.由于传统存储系统的设计已经无法满足容量日益增长的需求,固态存储器的应用越来越广泛.针对固态存储系统的存取速率慢的问题,目前常用的优化技术主要有缓存和并行读写技术.然而,在大多数应用和研究中,如何将这两类技术进行融合是目前遇到的一个重大挑战.对此,本文提出一种融合了缓存技术和并行读写...     

基于DDR2 SDRAM乒乓双缓冲的高速数据收发系统设计

在高速数据收发系统设计中,首先需要解决的问题是实时数据的高速缓存,然而FPGA内部有限的存储资源无法满足海量数据缓存的要求。为了解决系统中海量数据的缓存问题,系统创新提出了一种基于DDR2 SDRAM的乒乓双缓冲设计方案。方案设计了两路基于DDR2 SDRAM的大容量异步FIFO,通过FPGA内部选择逻辑实现两条通路间的乒乓操作,从而实现数据的高速缓存。实验结果表明,基于DDR2 SDRAM的数据收发系统实现了每路512 Mbit的缓存空间和200 MHz的总线速率,解决了海量数据的高速缓存问题。     

320×256中/长波双色IRFPAs读出电路设计

中波与长波探测器的光电流及动态输出阻抗存在数量级的差别。为满足积分时间及读出信号信噪比的要求,采用像元间多电容共享的方案,设计了一种高集成度的320256双色红外焦平面读出电路。该电路选用直接注入(DI)结构作为中波输入级,而长波输入级则选用了缓冲注入(BDI)结构。其缓冲放大器采用单边结构,具有高增益、低功耗、低噪声的特点,降低了输入阻抗,提高了注入效率。基于HHNEC 0.35 m 2P4M标准CMOS工艺,完成了芯片的设计与制造。经测试,引入电容共享方案后其有效电荷容量达到70 Me-/像元,电路各项功能正常,在光照条件下,芯片呈现出高的灵敏性。在2.5 MHz读出速率下,中波及长波输出电压范围均大于2 V,非线性小于1%。在100 f/s帧频下,整体功耗小于170 mW。     

一种输出端电压达到负电源电压的DAC缓冲运放

基于2 μm SOI CMOS工艺,设计了一种输出电压达负电源的运放,用作12位四通道D/A转换器的单位增益缓冲。分别在VDD=+5 V,VSS=0 V,VREFH=2.5 V,VREFL=0 V以及VDD=+15 V,VSS=-15 V,VREFH=10 V,VREFL=-10 V这两种条件下测试D/A转换器性能,该转换器的INL分别为-0.31 LSB和0.27 LSB。测试结果表明,该运放的性能满足D/A 转换器的要求。     

一种基于DSP+UART架构的语声IC开发系统

简要分析了当前语声IC开发存在的问题,并针对这些问题提出了一种基于DSP UART架构的语声IC开发系统方案。对UART(通用异步接受发送)器件TL16C550BN,语声IC———ISD4004等器件的特点做了简要介绍。在硬件电路设计部分,对如何通过TL16C550BN实现PC机与DSP之间的通信、SPI接口以及DSP与语声IC之间的接口电路均做了详细介绍。还对系统上、下位机软件的实现做了具体分析。利用本文介绍的语声IC开发系统对语声IC进行开发将更为便捷、灵活,具有较大的实用意义。     

实时视频压缩系统控制架构的设计与实现

一个可以保证系统控制开销很小的控制架构对于实现实时视频压缩系统来说很重要。从提高处理器外设与内核并行性的角度,分析了乒乓缓冲流水线机制系统的问题所在,提出了一种基于双核DSP查询控制的乒乓缓冲机制流水线的视频压缩系统控制架构,并结合ADSP-BF561的特点实现了基于H.264标准的实时编码系统。经测试,此控制架构可以有效减少编码时间、降低系统丢帧率,提高了系统的工作效率,满足了无人机视频压缩系统的实时性和可靠性要求。