基于NAND FLASH高速海量存储系统设计

文中以宽带雷达信号记录为背景,介绍了一种基于NAND FLASH的高速海量存储系统的组成机制和设计方案。系统采用NAND FLASH作为存储介质,FPGA作为主控芯片,通过跨LUN流水操作和ECC校验,实现对高速实时数据的可靠存储。并提出一种有效的坏块管理机制,较为高效地完成坏块管理,同时节省了系统资源。实验结果表明,系统可以以600MB/s的写入速率,300MB/s的读取速率稳定工作。为宽带雷达信号的实时记录研制提供了有力的技术支撑。     

在TMS320C5510上实现 TD- SCDMA终端的信道编解码

TD—SCDMA是中国提出的第三代移动通信标准，其终端系统的信道编解码既要考虑到芯片的处理能力，又要充分利用芯片的专用指令来提高运算效率。通过对TD—SCDMA系统及其信道编解码过程和TMS320C5510芯片的详细研究，经过大量的编程和调试工作，高效地在TMS320C5510平台上实现了TD—SCDMA终端的信道编解码处理。     

基于WISHBONE总线的FLASH闪存接口设计

本文简要介绍了AMD公司Am29LV160D芯片的特点，并对WISHBONE总线作了简单的介绍，详细说明了FLASH memory与WISHBONE总线的硬件接口设计及部分Verilog HDL程序源代码。     

一种速度优化的流水线模数转换电容误差平均技术

无源电容误差平均技术是一种本质线性(Inherently Linear)的流水线模数转换电容失配校准技术,但其转换速度是传统技术的一半.为了提高速度,本文提出了一种改进的电容误差平均技术.该技术从减少一个转换周期所需的时钟相数目和减少每个时钟相的时间两个方面来优化速度.电路分析和MATLAB仿真表明,在两种典型的情况下,改进的技术能将速度提高52%(跨导放大器为开关电容共模反馈)和64%(跨导放大器为非开关电容共模反馈)以上.改进的技术更适用于高速高精度及连续工作的应用场合.     

现代高速网络设备核心部件——网络处理器技术分析

对现代高速网络设备的核心部件－－网络处理器的体系结构、功能进行分析，提出网络处理器中软件的基本并行算法设计思想，并探讨网络处理器技术的未来发展趋势。     

浮栅ROM器件辐射效应机理分析

分析了浮栅ROM器件的辐射效应机理，合理地解释了实验中观察到的现象.指出辐射产生的电子空穴对在器件中形成的氧化物陷阱电荷和界面陷阱电荷是导致存储单元及其外围电路出现错误的原因.浮栅ROM器件的中子、质子和⁶⁰Co γ辐射效应都是总剂量效应 . 关键词： FLASH ROM EEPROM 中子 质子 60Co γ')" href="#">⁶⁰Co γ 总剂量效应     

H.264编码器软硬件设计和运动估计算法研究

介绍了基于DSP的H.264编码器实现硬件设计,对其关键部分作了功能说明,给出了基于DSP的软件设计思想,提出了多参考帧的运动估计快速算法--三维菱形搜索法(TDDS).     

32位MIPS微处理器中乘法器的设计和实现

在Booth算法的基础上,结合MIPS 4KC微处理器中的流水线结构和乘法器的工作过程,提出了一种改进的Booth乘法器的设计方法,并采用全制定方法实现,用这种方法实现的乘法器单元具有面积小、单元电路可重复性好、版图设计工作量小、功耗低等特点.     

MIPS/W8位低功耗嵌入式RISC MCU核的设计

介绍了一种8位低功耗嵌入式RISC MSC核的设计.该核采用哈佛结构,三级流水线,单周期指令,指令集与PIC16C57相兼容.本文还对系统结构设计及各单元模块设计进行了分析.