一种高效的星载高速固态存储器坏块管理算法

随着卫星技术的发展和功能的多样化,星载固态存储器需要存储的数据量越来越大,存储速率越来越高,在轨寿命越来越长。基于NAND Flash的星载固态存储器的并行存储方案得到广泛应用。但是由于NAND Flash存在初始坏块,且Flash芯片中坏块分布离散性较大。当固态存储器存储速率较高,并行存储的Flash芯片数增多,坏块经叠加映射后,使固态存储器有效容量损失较大。针对高速固态存储器的坏块问题,提出了一种高效的坏块管理算法,通过对坏块进行地址映射和替换,使固态存储器初始有效容量与装机容量的比值在高速并行存储的情况下仍能保持在97%左右,提高了Flash芯片存储容量的利用率,延长了大容量星载高速固态存储器的使用寿命。     

Thermal Stability of Reliable Polycrystalline Zirconium Oxide for Nonvolatile Memory Application

Thermal stability of resistive switching of stoichiometric zirconium oxide thin films is investigated for high yielding nonvolatile memory application. The A1/ZrO2/AI cell fabricated in the conventional device process shows highly reliable switching behaviour between two distinct stable resistance states. The retention capabilities are also tested under various conditions and temperatures. The excellent performance of Ai/ZrO2/AI ceil can be explained by assuming that anode/ZrO2 interface exists and by conducting filament forming/rupture mechanism. The device failure is illustrated in terms of permanent conducting filaments formation.     

A 0.18-μm 3.3 V 16 k Bits 1RIT Phase Change Random Access Memory （PCRAM） Chip

Using standard 0.18-μm CMOS process and the special platform for S-inch phase change random access memory （PCRAM）, the first Chinese 16k bits PCRAM chip has been successfully achieved. A 1RIT structure has been designed for low voltage drop and low cost compared to the 1RlD structure and the BJT-switch structure. Full integration of the 16k bits PCRAM chip, including memory cell, array structure, critical circuit module, and physical layout, has been designed and verified. The critical integration technology of the phase change material （PCM） fabrication and the standard CMOS process has been solved. Test results about PCM in a large-scale array have been generated for the next research of PCRAM chip.     

分子器件

本文对分子器件的概念和研究目标作了描述，并对分子导线、分子开关、分子整流器、分子存储器、分子计算机当前的研究状况和存在问题作了简单介绍．     

电荷直接隧穿特征时间的计算模型

在分析硅基纳米存储器的势结构和价带混合效应对直接隧穿过程影响的基础上,采用顺序隧穿理论和巴丁传输哈密顿方法,发展了电子和空穴直接隧穿时间的计算模型.利用该模型数值计算了硅基纳米存储器的编程时间和保留时间,讨论了结构参数和外加偏压对器件存储性能的影响,指出需要设计新的器件结构模型来优化硅基纳米存储器的保留特性.     

含NiTi阻挡层的硅基(La0.5Sr0.5)CoO3/Pb(Zr0.4Ti0.6)O3/(La0.5Sr0.5)CoO3铁电电容器异质结

应用磁控溅射法制备的非晶NiTi薄膜作阻挡层,在Si (100)衬底上构造了(La0.5Sr0.5)CoO3/ Pb(Zr0.4Ti0.6)O3/(La0.5Sr0.5)CoO3(LSCO/PZT/LSCO)铁电电容器异质结,研究了Pb(Zr0.4Ti0.6)O3铁电薄膜的结构和物理性能.实验发现LSCO/PZT/LSCO铁电电容器具有良好的电学性能,在417kV/cm的驱动场强下,PZT铁电电容器具有较低的矫顽场强(125kV/cm)和较高的剩余极化强度(19.0μC/cm2),良好电容-电压特性(C-V)和保持特性,铁电电容器经过1010次反转后,极化强度没有明显下降,表明了非晶NiTi薄膜可以用作高密度硅基铁电存储器的扩散阻挡层.     

电离总剂量对纳米SRAM器件单粒子翻转敏感性的影响

电离总剂量（TID）与单粒子效应（SEE）是纳米SRAM器件在航天应用中的主要威胁。随着CMOS工艺的进步,两种辐射效应在纳米SRAM器件中的协同效应出现了一些新现象,有必要进一步开展深入研究。利用γ射线以及不同种类重离子对两款纳米SRAM器件开展了辐照实验,研究了不同辐照参数、测试模式以及数据图形条件下,电离总剂量对单粒子翻转（SEU）敏感性的影响。研究结果表明,γ射线辐照过后,存储单元中反相器开关阈值减小,漏电流增大,导致SRAM存储单元抗翻转能力降低,SEU截面有明显增大;未观察到"印记效应",数据图形对测试结果没有明显影响;多位翻转（MBU）比例无明显变化。     

低限流下含Ag电极的BiFeO3薄膜的阻变开关特性

采用磁控溅射系统在Pt衬底上构建了Ag/BiFeO3 (BFO)/Pt三明治结构的阻变存储器件单元,该器件可以在较低的限制电流下实现阻变行为并显著降低功耗.在0.5 μA的低限制电流下,器件具较好双极I-V滞回曲线,开关电阻比值超过1个数量级,有效开关次数达500次以上,阻态保持时间超过1.8 ×104 s,有较好的保持特性.分析了该Ag/BFO/Pt器件的阻变开关机制,主要归因于Ag原子在BFO薄膜内的氧化还原反应引起的金属导电细丝的形成与断开.     

有机和杂化阻变材料与器件

阻变存储器具有功耗低、微缩性好、可大规模三维堆积、与互补金属氧化物半导体(CMOS)工艺兼容等诸多优势,可以满足高性能信息存储的关键要求。采用有机及杂化阻变材料作为存储介质构建器件,通过分子设计及合成策略不仅可实现器件的轻量化和柔性集成,还可以灵活地调控分子的电学特征以及器件的存储性能。本文全面综述了有机及杂化阻变材料与器件的最新进展,特别关注它们在电学性能调控和柔性存储性能方面的设计原则,并对有机及杂化阻变材料与柔性存储器件的当前挑战及未来发展前景进行了讨论。     

Simulation of Voltage SET Operation in Phase-Change Random Access Memories with Heater Addition and Ring-Type Contactor for Low-Power Consumption by Finite Element Modeling

A three-dimensional finite element model for phase change random access memory is established to simulate electric, thermal and phase state distribution during （SET） operation. The model is applied to simulate the SET behaviors of the heater addition structure （HS） and the ring-type contact in the bottom electrode （RIB） structure. The simulation results indicate that the small bottom electrode contactor （BEC） is beneficial for heat efficiency and reliability in the HS cell, and the bottom electrode contactor with size Fx=80 nm is a good choice for the RIB cell. Also shown is that the appropriate SET pulse time is lOOns for the low power consumption and fast operation.