A voltage-controlled chaotic oscillator based on carbon nanotube field-effect transistor for low-power embedded systems

This paper presents a compact and low-power-based discrete-time chaotic oscillator based on a carbon nanotube field-effect transistor implemented using Wong and Deng＇s well-known model. The chaotic circuit is composed of a nonlinear circuit that creates an adjustable chaos map, two sample and hold cells for capture and delay functions, and a voltage shifter that works as a buffer and adjusts the output voltage for feedback. The operation of the chaotic circuit is verified with the SPICE software package, which uses a supply voltage of 0.9 V at a frequency of 20 kHz. The time series, frequency spectra, transitions in phase space, sensitivity with the initial condition diagrams, and bifurcation phenomena are presented. The main advantage of this circuit is that its chaotic signal can be generated while dissipating approximately 7.8 μW of power, making it suitable for embedded systems where many chaos-signal generators are required on a single chip.     

日本九州大学开发出发光效率达86%的有机EL材料

据国际光电领域专业杂志《Nature Photonics》刊载,九州大学"最先端有机光电研究中心(OPER-A)"教授安达千波矢领导的研究小组开发出了发光率高达86%的有机EL(Electro-luminescence)材料。新材料适合有机分子发光的能量状态从普通的25%大幅提高到86.5%。此外,新材料的一个重要特征是不使用贵金属铱。这种新型有机EL材料的问世,将使新一代低功耗电视机和LED照明设备的开发倍受期待。     

基于CTGAL电路的低功耗十进制复位计数器设计

通过对计数器和钟控传输门绝热逻辑电路工作原理及结构的研究,提出一种带复位功能的低功耗十进制计数器设计方案.新方案利用CTGAL电路钟控传输门对输入信号进行采样,然后通过自举操作的NMOS管和CMOS-latch结构对输出负载进行全绝热方式充放电,并通过计数器预置复位端结构实现进制可变计数器的设计.PSPICE的模拟结果表明：所设计的电路具有正确的逻辑功能,在相同工作频率下,与传统CMOS电路实现的十进制计数器相比,平均节省能耗约82%.     

基于遗传算法的片上网络低功耗映射

随着片上网络(Network-on-Chip)集成度的提高,功耗逐渐成为设计的焦点.本文提出了一种在延时约束条件下,基于遗传算法的片上网络通信链路的低功耗映射算法.该算法使用数组方式编码染色体,并采用非常规码的交叉和变异运算因子.它充分利用遗传算法的群体优势,能快速有效地对通信功耗作优化.实验表明,该算法能平均减少50%左右的通信功耗.     

基于对称输入输出的三值ECL门电路设计

鉴于传统的多值ECL（发射极耦合逻辑）电路需要多个参考源的弊端,提出了采用对称输入输出的ECL电路结构,并设计了构成三值电路完备集的对称输入输出三值ECL文字电路和取大电路,这种电路形式可以减少ECL电路的参考电平数量,并具有更简单的电路结构,电源电压绝对值较低,并且电路功耗也有所降低．     

行为序列及基于多值逻辑的产生技术

本文在分析传统数字电路信号行为的基础上,提出了描述信号行为的三值序列产生技术,文中首先讨论了行为序列在低功耗估计技术中的应用及其多值描述,然后运用多值逻辑理论设计了三值行为序列变换电路,并结合SPICE模拟程序给出了行为序列的软件产生技术,最后讨论了如何产生相互独立的三值行为序列。     

低功耗CMOS同或门的设计

讨论了现有异或门／同或（XOR／XNOR）门的设计,指出了基于不同逻辑类型设计的门电路的优缺点．考虑到基于CMOS设计的XNOR门相对于其他逻辑门在各方面的优点,重点分析了CMOSXNOR门结构对门电路性能的影响．提出了一个新颖的CMOS同或门电路．经PSPICE仿真模拟表明,新设计在没有增加管子数的前提下,改善了门电路的性能．将新设计应用到全加器的设计中,其功耗和功耗延迟积的改进分别达到了9．9％和11．6％．     

二值动态BiCMOS电路设计

动态电路在当前低功耗设计中受到越来越多的关注,而兼具CMOS电路及TTL电路优点的BiCMOS电路的应用日益广泛.本文以一种n型BiCMOS动态电路为基础,提出了一种新的二值动态BiCMOS电路的通用结构及设计方法,根据该结构及方法设计的动态电路不仅集成度高、功耗低、速度快、电流驱动能力强,而且结构简单,设计方便.计算机模拟结果证明,设计的电路具有正确的逻辑功能,且速度快,功耗低.     

大功率低功耗快速软恢复SiGeC功率开关二极管

为满足电力电子电路对功率开关二极管高频化的发展要求，提出了一种大功率低功耗快速软恢复p⁺(SiGeC)-n^--n⁺异质结二极管.与常规的Si p-i-n二极管相比，在正向电流密度不超过1000 A/cm²情况下，p⁺(SiGeC)-n^--n⁺二极管的正向压降减少了约1/5，有效降低了器件的通态功耗；反向恢复时间缩短了一半多，反向峰值电流降低了约25%，软 关键词： 快速软恢复 大功率低功耗 SiGeC/Si异质结功率二极管     

冗余抑制的硬件实现及作用过程分析

基于低功耗设计的要求,本文对数字系统中冗余现象的普遍性进行分析,研究了实施冗余抑制功能的各种基本结构,并进行了抑制作用的时间分析,这些均为在电路的低功耗设计中有效地应用冗余抑制技术提供了研究基础。