Divisorial Linear Algebra of Normal Semigroup Rings

We investigate the minimal number of generators and the depth of divisorial ideals over normal semigroup rings. Such ideals are defined by the inhomogeneous systems of linear inequalities associated with the support hyperplanes of the semigroup. The main result is that for every bound C there exist, up to isomorphism, only finitely many divisorial ideals I such that (I)C. It follows that there exist only finitely many Cohen–Macaulay divisor classes. Moreover, we determine the minimal depth of all divisorial ideals and the behaviour of and depth in arithmetic progressions in the divisor class group.The results are generalized to more general systems of linear inequalities whose homogeneous versions define the semigroup in a not necessarily irredundant way. The ideals arising this way can also be considered as defined by the nonnegative solutions of an inhomogeneous system of linear diophantine equations.We also give a more ring-theoretic approach to the theorem on minimal number of generators of divisorial ideals: it turns out to be a special instance of a theorem on the growth of multigraded Hilbert functions.     

REPRESENTATIONS OF THE TWO PARAMETER DEFORMATION OF THE VIRASORO ALGEBRA

This paper constructs a class of Harish-Chandra modules with multiplicity ≤1 of the two parameter deformation of Virasoro algebra and proves a classification theorem.     

强分次环与Maschke-型定理

设G是有限群,|G|^-1∈R.本文证明了与强G-分次环R,R#k[G]^*,非分次R-模和R_e-模有关的两个Maschke-型定理.     

Artin半单环的特征

本文证明了如下结果：环Ｒ是Ａｒｔｉｎ半单的当且仅当存在一个基数ｃ，使得任意左Ｒ－模是一个连续模和一个ｃ－限制的ＥＳ－模的直和，也当且仅当存在一个基数ｃ，使得任意左界Ｒ－模是一个拟投射模和一个ｃ－限制的ＥＳ－模的直和。     

基于VPX总线的高速数字电路测试系统研究及应用

为解决战略预警雷达、舰载一体化等重点型号雷达中高速数字电路模块的维护能力,设计了基于VPX总线的高速数字电路自动测试系统,通过自研基于VPX总线的多功能测试模块、光纤测试模块,以及通用VPX背板,再结合通用的仪器设备构建测试系统,可兼顾多个型号雷达高速数字电路模块的测试。该系统可提供10路光纤通道,波特率最高为3.2Gbps;16路GPIO信号,中断响应时间＜50us;14路Rocket IO信号,传输速率2.5Gbps;4路*4Rapid IO信号,传输速率3.125Gbps。研究及实测结果表明该系统可解决基于VPX总线的高速数字电路模块的测试。     

基于STM32F407的以太网通信模块设计

物联网的大规模形成和高速发展,使得基于以太网通信的嵌入式系统开发成为物联网应用的一个实际课题。本论文设计了一种以STM32F407作为主处理器的以太网通信模块;利用32位闪存微控制器STM32F407与以太网模块CH395实现串口通信;采用CH395控制芯片内置的TCP/IP协议栈与上位机LabVIEW客户端建立数据通信,并实时发送测试数据进行实验研究。实测结果表明：基于STM32F407的以太网通信嵌入式系统工作稳定,数据传输可靠,能够满足系统设计需求。     

基于S域RLC传输线模型的多芯片组件互连功耗计算

为了分析多芯片组件的互连功耗,用RLC传输线模型对多芯片组件的互连进行表征,通过对输入互连的电流及其等效电阻的近似,推导出多芯片组件互连功耗的频域数学表达式,给出计算机仿真试验结果,对方法的有效性进行验证.     

ITERʵ�����ƻ�����

简要介绍了ITER计划的发展历程;综述了ITER实验包层模块计划(ITER-TBM)的历史、主要技术路线和最新的设计与研发进展;概述了与实验包层计划相关的DEMO聚变堆的定义与发展策略。最后,介绍了国内开展的基于固体增殖剂概念的ITER实验包层的初步设计概况,对TBM的研发计划提出了建议。     

飞控系统控制信息自动采集处理模块与自测试设计

介绍一种机载飞控系统飞控计算机对各种控制信息（包括离散量、模拟量和串行数据）进行数字化控制、实时采集、监控和处理的接口模块设计方法,从工程应用角度出发,阐述了模块的设计思路以及工程实现,给出原理框图和测试流程。在某型飞机的实际应用中,实现了32路离散量输入输出、16路模拟量输入输出、6路ARINC429串行数据收发、4路ARINC422串行数据收发以及4路ARINC232串行数据收发的功能,自测试覆盖率达100%。因该模块的接口形式和接口数量可根据实际需要进行增减,故具有很强的典型性和通用性,可适用于各类型的机载飞控系统。