卷积Turbo码编码器及CPLD实现

详细探讨了卷积Turbo码编码器实现过程中的关键问题,结合CCSDS及IMT－2000国际通信标准给出了具体解决方案,使用Maxplus2开发工具在CPLD上实现整个卷积Turbo码编码器并给出了系统分析,实验结果表明了该编码器的正确性和合理性。     

基于CPLD数字电子技术实验平台的设计与实现

以ALTERA公司CPLD器件MAXII EPM1270为系统核心，构建了一种将数字电路实验和系统可编程实验集于一身的综合实验平台．平台能提供4种不同电路结构的工作模式，既可以在可编程逻辑器件FPGA／CPLD上完成EDA实验，又提供给学生自由发挥的自助实验区；还配有DDS函数信号发生器、等精度频率计、逻辑笔、脉冲信号源等模块，可完成小至一般数电实验大至数字系统的设计．实际使用效果表明：该实验平台较好地满足了数字电子类实验课程需要，在提高学生对课程理解和应用方面有着积极作用．     

基于TMS320VC5402独立系统的实现

实现高速C5402 DSP芯片与低速外部存储器(片外RAM和片外ROM)之间的数据通信,包括外部存储器的选取、DSP与其接口电路,指出了大容量存储空间扩展方法和设计过程中的注意事项,从硬件和软件两方面,结合具体存储芯片给出电路的设计,方便C5402在其它系统中的扩展应用．     

在数字电路教学中引入现代EDA技术

介绍了CPLD／FPGA器件的特点和应用范围，并以一个简单的十二进制加法器设计为例，介绍了在MAX plusⅡ开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法．     

基于CPLD的三维自准直小角度传感器设计

设计实现了一种基于CPLD和线阵CCD的三维自准直小角度传感器,采用七支620nm波长的LED组成的面光源,光通过乳白毛玻璃为分划板提供照明;并运用改进的测量算法,准确地算出偏转的角度。可极大地减少传感器光学部分的调试工作量,提高精度,降低成本。实验证明,在绕X、Y、Z轴转动±1°的范围内,静态误差优于40″;在不超过20°/s的转速下,动态误差不大于3′。     

用CPLD实现视频字符的显示

视频字符的显示原理是将字符点阵信号与原始视频信号叠加。在视频图像上实时叠加字符，可以及时将关键的数据和工作状态显示出来，既醒目又直观，因此视频字符显示技术得到了广泛的应用。文中介绍一种视频字符显示方法，该方法利用CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)与单片机实现视频字符的显示功能，即通过监视器实时显示所需观测的字符信息。实验证明用这种方法设计的电路性能稳定且易于维护。     

IRFPA图像采集系统的设计与实现

介绍了基于USB2.0的高速红外图像采集系统的总体设计思想.用CPLD实现IRFPA探测器和FIFO的时序控制驱动电路、奇偶数据整合,采用FIFO作为数据缓存,达到了系统结构简化和性能优化的目的.研制出一套完整的红外焦平面高速图像采集系统.结果表明:该系统能够满足使用要求.     

基于CPLD的LED芯片光谱采集系统的研究

发光二极管(light emitting diode,LED)芯片的光谱检测是LED芯片规模化制造中的一项关键技术。根据光谱测量原理,针对LED芯片光谱测量应用的要求,文章研究了基于复杂可编程逻辑器件(complex programmable logic device, CPLD)的LED芯片光谱采集系统。以CPLD为主芯片,为线阵电荷耦合器件(charge coupled device, CCD)提供工作时序信号,同时控制信号调理、转换、传输模块中的采样率和数据的存储与传输。采用光栅单色仪作为分光器件,线阵CCD作为光电转换器件,检测LED芯片的相对光谱能量分布曲线,同时计算LED芯片光学特性的光谱参数。基于CPLD的LED芯片光谱采集系统简单、快速,同时能达到LED芯片光谱检测精度的要求。     

一种多通道CAN总线通讯M模块的设计

针对船舶燃机监控系统的CAN总线数据通信需求,设计了一种多通道CAN总线通讯模块。该方案采用M模块标准设计,使用4片独立的CAN控制器和CAN隔离收发器实现CAN节点电路、4通道CAN通讯控制和信号电气隔离。通过可编程逻辑器件CPLD以及硬件描述语言VerilogHDL,实现了M模块接口和4通道CAN总线接口的转换;在硬件设计的基础上,进行了CAN总线通信程序设计。经测试和应用结果表明,本模块能够实现4通道CAN总线大量数据通信,满足了设计需求,具有很好的应用前景。     

感应叠加型固态冲击磁铁脉冲发生器设计与实验

文章介绍了用于冲击磁铁的感应叠加型脉冲发生器的实验装置. 电路中采用3.3kV/800A IGBT开关, 大尺寸纳米晶磁环, 2.5kV/50uF储能电容. 设计了基于CPLD的多路延时可调、光耦输入触发驱动电路. 探讨了IGBT短路时的失效原因及保护措施. 利用现有的组元电路, 进行了多个单元叠加的样机实验, 给出了实验波形. 结果表明输出脉冲上升下降时间较快, 脉宽可调, 最大脉冲电流可达2kA, 可以满足束流注入技术的进一步提高的要求.