考虑制动力影响的大型客车舒适性分析

利用有限元法和动力平衡原理,建立了具有层间接触的沥青路面和13个自由度的大型客车人体三维模型。以不平顺作为激励,随机模拟车流分布,在不同制动情况下,从时域和频域两方面分析人-车-路耦合振动下车辆和人体的动力响应。时域分析采用客观评价标准和主观烦恼率相结合的方法,频域分析考虑人体共振、人的心理和生理因素。结果表明:随着制动力增大,人体的竖向加速度幅值不变,俯仰、侧倾加速度幅值都增大,但是俯仰加速度增幅远大于侧倾加速度的情况,人的舒适性变差,烦恼率增高;在紧急制动时,主频段对人体共振、心理和生理产生的影响很小,但是次主频段与人体某些器官固有频段重合,对人体共振、心理和生理产生的影响是不容忽视的。     

基于VPX架构的测控通信综合测试系统设计

针对传统测控通信系统测试设备种类多、数量大、设备间连接关系复杂,难以满足当前型号任务快速、通用、集成的测试需求,提出了一种基于VPX总线架构的测控通信综合测试系统。系统将以往型号测试采用的前端设备、变频设备、基带设备综合集成,以VPX板卡形式集成到一台机箱,利用背板高速串行总线替代传统设备间电缆,显著简化了系统组成,提高测试设备通用性。     

基于CAN总线的振动试验智能监控系统软件设计

振动试验是为了保障航天及民用产品可靠性的重要试验手段,传统的振动试验对功放的操作繁琐,效率低下,已经越来越无法适应新型振动试验的发展。提出一种基于CAN总线控制器构建的振动试验功率放大器远程监控系统,使用Visual C++进行编程,实现了在计算上对功率放大器的远程操作,解放了操作人员,同时由于计算机的开放性,系统可以扩展出运行参数实时显示,配置本地存储、保护互锁、开机自检等功能,最后通过实验验证表明系统软件运行可靠,达到了预期的设计目的。     

高可靠分布式容错计算机架构的研究

分布式系统因其具有分散安装、可靠性高、扩展性好、维修成本低、健壮、安全等诸多优点,国内外相继开展分布式计算机高可靠性技术的研究。本文提出了高可靠分布式容错计算机的构架设计思路,并对TTE总线的选用进行了分析论证,重点描述了成员一致性保证和余度同步等关键技术。     

基于LXI总线的压气机试验台测试系统设计及应用

本文介绍了基于LXI总线的压气机测试系统,阐述了该系统的主要特点和优势。试验中对电压、压力、温度、流量和频率等参数进行采集和记录,然后通过系统软件性能分析端提供专业的算法分析接口,接入压气机性能分析计算链以及其他用户自定义的算法进行实时性能分析,从而实现压力机性能的测试及判断。经过试验验证,该系统运行稳定,基于LXI总线的仪器和基于网络的数据发布方式既能满足试验数据实时采集、现场监视,多专业灵活分析等功能,提供灵活的接口形式满足不同专业的实时分析,实现了压气机性能的测试和试验风险的掌控。     

IIC总线和LVDS在高速数据传输接口电路中的应用研究

当前在高速数据系统中,LVDS接口已被广泛应用,为实现同系列设备之间的智能识别、自动握手以及LVDS高速数据链路通信质量的检测,利用FPGA的IO电路结构,设计一种模拟IIC总线协议电路,该IIC总线高效地实现设备之间的信息双向传递;同时利用FPGA内部丰富寄存器资源设计PRBS码型电路来检测LVDS接口芯片电路误码率。实际测试表明该多通道LVDS传输方式在2米长电缆连接能够实现数据的稳定、低误码率传输,并且在时钟频率为100MHz时,数据传输速率高达4.68Gb/s。     

基于VPX总线的高速数字电路测试系统研究及应用

为解决战略预警雷达、舰载一体化等重点型号雷达中高速数字电路模块的维护能力,设计了基于VPX总线的高速数字电路自动测试系统,通过自研基于VPX总线的多功能测试模块、光纤测试模块,以及通用VPX背板,再结合通用的仪器设备构建测试系统,可兼顾多个型号雷达高速数字电路模块的测试。该系统可提供10路光纤通道,波特率最高为3.2Gbps;16路GPIO信号,中断响应时间＜50us;14路Rocket IO信号,传输速率2.5Gbps;4路*4Rapid IO信号,传输速率3.125Gbps。研究及实测结果表明该系统可解决基于VPX总线的高速数字电路模块的测试。     

Design of a Two layer Scalable Wavelength Routing Optical Interconnection Network

１　Ｉｎｔｒｏｄｕｃｔｉｏｎ　　Ｈｉｇｈｐｅｒｆｏｒｍａｎｃｅｐａｒａｌｌｅｌｃｏｍｐｕｔｉｎｇｐｌａｔｆｏｒｍｍａｄｅｕｐｏｆｗｏｒｋｓｔａｔｉｏｎｓｏｒｐｅｒｓｏｎａｌｃｏｍｐｕｔｅｒｓｉｎｔｅｒｃｏｎｎｅｃｔｅｄｂｙｎｅｔｗｏｒｋｈａｓｂｅｃｏｍｅｔｈｅｍａｉｎｄｅｖｅｌｏｐｍｅｎｔｓｔｒｅａｍｏｆｐａｒａｌｌｅｌｃｏｍｐｕｔｉｎｇｔｅｃｈｎｏｌｏｇｉｅｓ［１,２］．Ｗｉｔｈｔｈｅｅｎｈａｎｃｅｍｅｎｔｏｆｎｏｄｅｃｏｍｐｕｔｅｒｐｒｏｃｅｓｓｉｎｇｃａｐａｂｉｌｉｔｉｅｓ,ｉｔｂｅｃｏｍ…     

A high-fidelity memory scheme for quantum data buses

A novel quantum memory scheme is proposed for quantum data buses in scalable quantum computers by using adjustable interaction. Our investigation focuses on a hybrid quantum system including coupled flux qubits and a nitrogen–vacancy center ensemble. In our scheme, the transmission and storage(retrieval) of quantum state are performed in two separated steps, which can be controlled by adjusting the coupling strength between the computing unit and the quantum memory. The scheme can be used not only to reduce the time of quantum state transmission, but also to increase the robustness of the system with respect to detuning caused by magnetic noises. In comparison with the previous memory scheme, about 80% of the transmission time is saved. Moreover, it is exemplified that in our scheme the fidelity could achieve 0.99 even when there exists detuning, while the one in the previous scheme is 0.75.     

基于国产CPU的并行冗余计算机系统研究

目前国家不断推进的国产自主可控信息系统建设,其核心国产计算机系统由于技术成熟度低、市场推广晚等原因,暴露出可靠性低、稳定性差的问题,直接导致系统功能无法成功应用。围绕国产化计算机系统的并行冗余架构开展研究,通过计算机系统架构的软硬件设计,以及高速缓存一致性架构、高速互联总线和三状态转换机制方法的应用,基于国产CPU 并行冗余计算机系统,可以有效消除备份计算机系统进行当班切换时,存在的切换时间延时和切换过程数据丢失的问题。通过试验验证,该系统可以完成计算机系统中CPU处理器和功能桥片故障模式的容错处理,并保障信息数据的完整性和实时性,有效提高设备中计算机系统的工作可靠性与稳定性。