块衰落信道下基于循环码的满分集空时分组码

研究证明当发射天线数大于2时,不存在可以同时获得满分集增益和最大码率的复正交空时分组码。而以牺牲正交性和部分分集增益为代价来获得更高传输速率的非正交空时分组码的误码率性能又下降了。在有限域空间Fqm下利用块衰落信道下由循环码设计构造的空时分组码可以获得满分集增益且提高了编码速率。     

一种纠混合错误的码

本文给出了一种可用于数字通信中差错控制的级连码。描述了其结构及特点，讨论了它的编和解码的规则。最后分析了其性能。     

一种用单片机实现的FSK/DPSK调制器

给出了用单片机实现FSK／DPSK调制器的硬件电路和程序设计。     

数字载波发生器设计与FPGA实现

数控振荡器NCO是各种数字频率合成器DDS和数字载波信号发生器的核心部件.应用现场可编程器件FPGA进行数控振荡器的设计是一种新的技术.介绍了数字载波发生器的原理和设计思路,并使用ALTERA公司开发的新一代FPGA设计工具QUARTUSII对FPGA编程实现,给出正弦输出型DDS仿真结果.该方法已在多项遥测系统工程中得到应用.     

一种高精度可调频调相的正弦信号源的实现方法

介绍了一种应用于电度表校表系统中的高精度的可调频调相正弦信号源的实现方法.以单片机作为控制器件,EPROM存储数据,利用大规模可编程逻辑器件设计实现大部分外围电路,通过D/A转换器实现两路正弦波形的输出,达到校表系统对频率和相位差调节的要求.     

基于信噪比估计和盒维数的调制信号识别

针对数字调相和调频识别问题,提出采用调制信号绝对值的瞬时幅度的盒维数作为多进制数字相位调制(MPSK)和多进制数字频率调制(MFSK)信号类间识别的特征参数,并采用拟合曲线作为判决门限,该方法在保持具有较少的特征参数的同时还增强了对噪声的鲁棒性.在调制信号的类内识别中,分别采用MPSK信号的瞬时相位的盒维数和MFSK信号的瞬时频率的盒维数作为特征参数.仿真结果表明,在信噪比为5 dB时,对信号进行完全识别的正确率可以达到90％以上,从而证明了该方法的有效可行性.     

单片机扩展串行通信口的实现

给出了一种利用单片机通用I/O口扩展串行通信口的方法。此方法 ,可以在不增加任何硬件的前提下 ,通过软件编程 ,实现了用单片机的通用输入输出口与其他装置进行串行通信 ,增加了单片机的通信能力。     

一种基于CPLD的二值数字化4DPSK解调器设计方案

针对如何用复杂可编程逻辑器件实现4DPSK信号的解调,提出了一种基于CPLD的4DPSK信号解调器设计方案.先将4DPSK信号通过双门限比较器等进行二值数字化,再用VHDL语言设计实现对此数字化后的二值逻辑信号进行延迟、相移、逻辑运算和识别等处理,实现对4DPSK信号的解调.此设计方案减小了硬件实现的复杂度,迎合了可编程逻辑器件CPLD对数字逻辑信号进行处理的特点,并给出了用可编程逻辑器件CPLD实现部分的仿真波形.     

一种自适应的背景模型建立方法

在背景差分法的运动目标监测中,背景通常用前m帧图像的平均值来估计,m的取值决定着背景估计的准确性,该值太大实时性差,太小准确性差.本文提出一种自适应估计最小m值的方法,先计算不同m取值下估计背景的标准差δ(m);然后寻找δ(m)序列的第1个最小值,对应的m值为估计背景所需最少帧数,此时背景为最佳背景模型.实验结果表明该方法对不同环境下获取的图像序列有较好的适应性,能使用最少帧数建立背景模型,为后续的运动目标检测奠定基础.     

一种基于CPLD的数字滤波器

提出了一种数字传输中,对数字信号进行滤波的方案.它可以将数字信号中存在的一些脉冲干扰滤除,提高数字信号的质量,为对数字信号的进一步处理打下良好的基础.同时给出了此滤波器用VHDL硬件语言描述的方法,并用CPLD予以实现和仿真.