基于多值逻辑方法的模糊逻辑函数规范展开

首先提出了模糊逻辑和多值逻辑的相似性，并建立了三值逻辑函数文字运算和模糊逻辑函数短语的对应关系，进而提出了从三值逻辑函数的规范展开式求得模糊逻辑函数展开式的算法，并用该算法对几个模糊逻辑函数实例进行了规范展开，实例操作表明，该算法具有简单、规范、方便快捷的特点，是获得模糊逻辑函数规范展开式的一种有效的方法。     

nMOS三值逻辑电路

木文介绍了用nMOS管没计三值逻辑电路的三种方法;衬寨法.多闪值法及控制管子沟道宽长比法.在分析了各种方法所设计的三rz逻辑电路的优缺点后，木文指出可以借鉴传输L71数理论来指导多值nMOS电路的设计.     

基于RTD可编程逻辑门的数字电路3层网络综合算法

随着集成电路的不断发展,CMOS器件的工艺逐渐达到其物理设计极限,研究新器件和新设计方法成为集成电路继续发展的必经之路. 阈值逻辑门因具有强大的逻辑功能而备受关注,共振隧穿二极管（RTD）因其负阻特性在设计阈值逻辑门时更具优势. 由于阈值逻辑门与二进制神经元模型有相似之处,因此可用神经网络模型实现逻辑函数,从而为电路设计提供新的思路. 对基于RTD可编程逻辑门的3层网络算法中的隐层综合算法进行了改进,提出采用汉明距离最大优先覆盖的方法对真向量进行覆盖,从而提高了真向量的覆盖效率,减少了隐层函数个数,并采用真假向量标记的方法简化了隐层综合算法.提出的算法比原隐层综合算法简单,进一步简化了基于RTD可编程逻辑门实现n变量函数的电路.     

基于MCML的高性能三值D型触发器的设计

MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180 nm工艺,使用HSPICE进行模拟.结果表明,所设计的触发器不仅具有正确的逻辑功能,工作频率达到10 GHz,平均D-Q延时和PDP也比传统CMOS三值触发器有明显降低,且随着工作频率的上升,PDP不断下降,适合于高速和高工作频率的应用.     

三值脉冲式JKL触发器设计

锁存器和触发器是时钟系统的基本元件.由于具有硬边沿、低延时等特点,脉冲式触发器比主从触发器越来越受到关注.很多文献对二值脉冲式触发器进行了研究,但是目前对三值CMOS脉冲式触发器的研究并不多.本文从脉冲式触发器的特点出发,提出了单边沿、双边沿三值脉冲式JKL触发器的设计,进一步丰富和完善了多值脉冲式触发器的设计.HSPICE模拟结果表明,提出的三值脉冲式JKL触发器具有正确的逻辑功能和功耗低、延时小的特点.与从传统的主从型和维持阻塞型三值JKL触发器相比,所设计的三值脉冲式JKL触发器电路结构简单,节省了近54.5%的能耗.     

不分明化拓扑群(Ⅰ)

本文给出了不分明化拓扑群的定义,并且讨论了此类拓扑群的单位邻域系、子群、商群的结构和性质。     

Fuzzy正则语言的代数特征

①、②中定义了模糊(Fuzzy)正则语言,并用模糊自动机理论来加以刻划,本文将用模糊代数结构的方法来刻划模糊正则语言,并讨论了它的代数性质。本文中“模糊”一词以下均用“F—”简记。     

连接复杂度对非对称FPGA功耗的影响

FPGA因为开发周期短、使用灵活、价格低廉等优点,在嵌入式系统中被广泛应用.随着开发需求的扩大,嵌入有DSP、MCU等宏模块的非对称FPGA应运而生.本文根据非对称FPGA的结构,研究连接复杂度Fc参数对功耗的影响.在不同Fc参数的非对称FPGA结构下对MCNC电路仿真,实验结果表明输入Fc参数在80%,输出Fc参数在70%时,其功耗最低.与Fc参数100%相比,输入Fc参数在80%时,平均功耗减少25.76%,最高功耗减少29.08%;输出Fc参数在70%时,平均功耗减少27.07%,最高功耗减少43.83%.这对低功耗非对称FPGA架构设计有一定的意义.     

环的Fuzzy同态

在群的Ｆｕｚｚｙ同态的基础上定义了环的Ｆｕｚｚｙ同态,得到了环的依赖于λ的同态定理和有单位元环上的Ｆｕｚｚｙ同态基本定理,并指出Ｆｕｚｚｙ－子环（理想）在Ｆｕｚｚｙ同态下亦为Ｆｕｚｚｙ子环（理想）。     

模糊化测度空间及模糊化测度(I)(英文)

用连续真值逻辑上的语义的方法建立了模糊化σ-代数和模糊化可测空间,并在其上建立了模糊化测度,较好地推广了经典测度理论的相关结果。