全文获取类型
收费全文 | 736篇 |
免费 | 119篇 |
国内免费 | 171篇 |
专业分类
化学 | 145篇 |
晶体学 | 9篇 |
力学 | 20篇 |
综合类 | 6篇 |
数学 | 23篇 |
物理学 | 212篇 |
综合类 | 611篇 |
出版年
2024年 | 8篇 |
2023年 | 35篇 |
2022年 | 32篇 |
2021年 | 35篇 |
2020年 | 22篇 |
2019年 | 25篇 |
2018年 | 34篇 |
2017年 | 24篇 |
2016年 | 35篇 |
2015年 | 37篇 |
2014年 | 61篇 |
2013年 | 70篇 |
2012年 | 64篇 |
2011年 | 57篇 |
2010年 | 59篇 |
2009年 | 70篇 |
2008年 | 53篇 |
2007年 | 53篇 |
2006年 | 43篇 |
2005年 | 37篇 |
2004年 | 29篇 |
2003年 | 14篇 |
2002年 | 14篇 |
2001年 | 8篇 |
2000年 | 10篇 |
1999年 | 17篇 |
1998年 | 9篇 |
1997年 | 7篇 |
1996年 | 4篇 |
1995年 | 9篇 |
1994年 | 6篇 |
1993年 | 12篇 |
1992年 | 6篇 |
1991年 | 10篇 |
1990年 | 1篇 |
1989年 | 1篇 |
1988年 | 6篇 |
1987年 | 2篇 |
1986年 | 2篇 |
1984年 | 1篇 |
1983年 | 2篇 |
1982年 | 1篇 |
1959年 | 1篇 |
排序方式: 共有1026条查询结果,搜索用时 0 毫秒
981.
982.
983.
针对目前已有双足行走机构的不足,基于闭环形式运动链结构提出一种新型的双足行走机构,研究了该双足行走机构的构型设计并对机构的运动学进行了分析与仿真,为后续的理论研究与样机制作奠定了基础. 相似文献
984.
基于暗脉冲的布里渊时域分析仪系统中泵浦光和探测光的功率较高,相互作用强烈,严重限制了系统的有效传感距离。而现有的系统众多采用利用多段具有不同布里渊散射频率的光纤相互连接延长传感距离的方法,降低每段光纤上的受激布里渊散射效应,延长有效传感距离,但这种方案会增加的系统的复杂度,影响实际应用.本文提出一种简单的暗脉冲光布里渊时域分析仪的结构,可在满足高空间分辨率的条件下,有效的延长系统的传感距离,取代通常的利用多段具有不同布里渊散射频率的光纤相互连接延长传感距离的方法.利用基于光抑制载波的技术,产生具有两个边带的斯托克斯光.斯托克斯光的两个边带和泵浦光相互作用,同时激发布里渊散射增益和衰减效应,在接收端利用两者接收信号的差,可抵消原有暗脉冲泵浦信号中准连续光对传感距离的影响,从而有效地延长系统的传感距离,并利用数值仿真的方法验证了此方法的有效性. 相似文献
985.
986.
采用基于密度泛函理论第一性原理方法, 研究了对称性为Pmn21的正交结构聚阴离子型硅酸盐Li2FeSiO4及其相关脱锂相LiFeSiO4的电子结构, 并进一步采用玻尔兹曼理论对其输运性质进行计算. 电荷密度分析表明, 由于强Si–O共价键的存在使Li2FeSiO4晶体结构在嵌脱锂过程中始终保持稳定, 体积变化率只有2.7%. 能带结构与态密度计算结果表明, 费米能级附近的电子结构主要受Fe-d轨道中电子的影响, Li2FeSiO4 的带隙宽度明显小于LiFeSiO4, 说明前者的电子输运能力优于后者. 输运性质计算表明, 电导率在300–800 K时对温度的变化并不敏感, 同时也证明了Li2FeSiO4晶体的电导率大于LiFeSiO4晶体, 与能带和态密度分析结论一致. 相似文献
987.
988.
989.
990.
为了解决薄层SOI(silicon-on-insulator)场LDMOS(laterally diffused metal oxide semiconductor)击穿电压偏低,容易发生背栅穿通的问题,提出一种基于场注入技术的薄层SOI场pLDMOS(p-channel lateral double-diffused MOSFET).通过建立该场pLDMOS的穿通机制数学模型,分析了其4种击穿机理:背栅穿通、沟道横向穿通、横向雪崩击穿和纵向雪崩击穿.仿真结果表明,场注入技术穿过厚场氧层向下注入硼杂质,通过控制注入能量和体区浓度获得浅结深,从而提高器件对背栅穿通的抵抗力;优化的沟道长度和埋氧层厚度分别消除了沟道的横向穿通和纵向雪崩击穿;双层场板结构调制器件表面电场分布,避免了器件过早地横向雪崩击穿.在优化器件相关结构参数和工艺参数基础上,成功基于1.5 μm厚顶层硅SOI材料研制出耐压300 V的场pLDMOS.相比较于常规厚层场pLDMOS器件,顶层硅厚度由大于5μm减小到1.5 μm. 相似文献