一种低功耗嵌入式14位400MHz数模转换器

设计了一个14位刷新频率达400MHz,用于高速频率合成器的低功耗嵌入式数模转换器。该数模转换器采用5+4+5分段式编码结构,其电流源控制开关输出驱动级采用归零编码以提高DAC动态特性。该数模转换器核采用0.18μm1P6M混合信号CMOS工艺实现,整个模块面积仅为1.1mm×0.87mm。测试结果表明,该DAC模块的微分非线性误差是-0.9～+0.5LSB,积分非线性误差是-1.4～+1.3LSB,在400MHz工作频率下,输出信号频率为80MHz时的无杂散动态范围为76.47dB,并且功耗仅为107.2mW。     

一种用于高速高精度DAC的可编程基准源

高精度高稳定性基准源电路是电流模式DAC电路的关键电路模块。采用VEB线性化补偿技术、级联PNP结构和可编程技术,设计了一个高精度可编程基准源电路。测试结果表明,温度从0℃上升到＋80℃时,基准电压变化仅为1.4mV,温度系数达到了14ppm/℃。整个可编程基准源电路模块的芯片面积为0.45×0.6mm^2。     

用于14位210 MS/s电荷域ADC的4.5位子级电路

该文提出了一种用于高速高精度电荷域流水线模数转换器(ADC)的电荷域4.5位前端子级电路。该4.5位子级电路使用增强型电荷传输(BCT)电路替代传统开关电容技术流水线ADC中的高增益带宽积运放来实现电荷信号传输和余量处理,从而实现超低功耗。所提4.5位子级电路被运用于一款14位210 MS/s电荷域ADC中作为前端第1级子级电路,并在1P6M 0.18 μm CMOS工艺下实现。测试结果显示,该14位ADC电路在210 MS/s条件下对于30.1 MHz单音正弦输入信号得到的无杂散动态范围为85.4 dBc,信噪比为71.5 dBFS, ADC内核面积为3.2 mm2,功耗仅为205 mW。     

用于14位210 MS/s电荷域ADC的采样保持前端电路

该文提出一种用于电荷域流水线模数转换器(ADC)的高精度输入共模电平不敏感采样保持前端电路。该采样保持电路可对电荷域流水线ADC中由输入共模电平误差引起的共模电荷误差进行补偿。所提出的高精度输入共模电平不敏感采样保持电路被运用于一款14位210 MS/s电荷域ADC中,并在1P6M 0.18 μm CMOS工艺下实现。测试结果显示,该14位ADC电路在210 MS/s条件下对于30.1 MHz单音正弦输入信号得到的无杂散动态范围为85.4 dBc,信噪比为71.5 dBFS,而ADC内核功耗仅为205 mW,面积为3.2 mm2。     

一种16．9mW 10 bit 50 Msamle／s流水线ADCIP核设计

设计了一个10位50Msample／s流水线ADCIP核。采用SMIC0．25μm1P5M数字CMOS工艺,通过使用运算放大器共享技术、电容逐级缩减技术和对单元电路的优化,使得整个IP核面积仅为0．24mm^2。仿真结果表明,在50MHz采样率、输入信号为2．04MHz正弦信号情况下,该ADC模块具有8．9bit的有效分辨率,最大微分非线性为0．65LSB,最大积分非线性为1．25LSB,而整个模块的功耗仅为16．9mW。     

一种嵌入式10位2MS/s逐次逼近模数转换器

设计了一种10位2 MS/s嵌入式逐次逼近结构ADC。为提高ADC精度,其中DAC采用电压和电荷按比例缩放混合结构,比较器使用了输入失调校准和输出失调校准技术。采用TSMC0.18μm1P6M数字CMOS工艺进行流片验证,整个ADC核面积仅为0.9×0.6 mm2。测试结果表明,在2 MHz采样率、输入信号为180 kHz正弦信号情况下,该ADC模块具有8.51位的有效分辨率,最大微分非线性为-0.8~+0.7LSB,最大积分非线性为-1.7~+1.5 LSB,而整个模块的功耗仅为1.2 mW。     

高速ADC接口技术最新进展

随着ADC采样速率和分辨率的持续提高,高速ADC的输出接口模块所需传输的数据率同步提高。传统的TTL和CMOS等数字接口逻辑已无法满足高速ADC的应用需求。为解决该类瓶颈限制问题,LVTTL、LVCMOS等优化的数字逻辑接口、更高速的差分串行LVDS、CML输出接口以及最近几年在光传输系统中所采用的Serdes接口均被运用于ADC输出接口。首先对上述运用于高速ADC的最新数据输出接口技术的原理进行了分析和讨论,其次重点介绍了该类接口技术在高速ADC产品中的具体应用,最后对该类接口技术的优劣进行了总结。     

一种12位25 MS/s采样保持电路设计

在流水线结构的A／D转换电路中,采样保持电路是整个电路的核心模块。同时采样保持电路通常是整个电路中功耗最大的模块,其性能直接决定了整个A／D转换器的性能。文章介绍了一种12位25MS／s采样保持电路。该采样保持电路采用SMIC0.25μm标准数字CMOS工艺进行设计。基于BSIM3V3Spice模型,采用Hspice对整个电路进行仿真。仿真的结果表明,电路在工作于25MS／s、输入信号频率为2．56MHz时,输出信号的SFDR为75．6dB,而整个电路的功耗仅为10．41mW。