快速有效的SoC设计平台

SoC系统设计的复杂性,要求更有效的手段来完成仿真,验证及软硬件结合等任务.SoC设计平台应运而生.本文以智原科技的SoCreative!A320设计平台为例,介绍了如何使用SoC设计平台进行快速有效的SoC开发设计.……     

快速有效的SoC开发设计平台

前言 SoC （System On Chip）的定义多种多样，由于其内涵丰富、应用范围广，因而较难给出准确定义。从狭义角度讲，它是信息系统核心的芯片集成，是将系统关键部件集成在一块芯片上的IC器件；从广义角度讲，SoC是一个微小系统，如果说中央处理器（CPU）是大脑，那么，SoC是包括大脑、心脏、眼睛和手的系统。     

基于32位超高速RISC体系处理器之SoC平台的Linux2.6操作系统

本文介绍如何在兼容ARMV4指令集的32位超高速RISC处理器（FA626）所构建的SoC平台上（即FIE8180），运用智原科技所提供的FA626-Linux开发包通过armboot装载Linux2．6操作系统。使开发人员可以在基于FIE8180 SoC的仿真平台-MediaCreative!上进行二次开发和验证设计。     

基于FPGA的图像信号处理器IP实现

本文所设计的图像信号处理器IP能够兼容各种CMOS图像传感器,处理器IP能够提供传感器补偿的功能进行黑电平与镜头遮光现象的补偿,在IP里还实现了专有的色彩插值算法能够重建传感器输出的原始图像数据里的每个像素的RGB三分量。配合连续增大以及减小的能力,使用者能够对源图像大小调整到所需要的分辨率。此外,亮度补偿,锐度调整,错色抑制以及色饱和度控制等功能都能帮助图像更适合人眼接受。高精度自动曝光以及自动白平衡调节对用户的拍摄状况能够进一步实施图像统计分析。处理器IP的总线接口兼容于AMBA AHB 2.0方便整合到SoC芯片,最后使用FPGA对图像信号处理器IP作了验证实现。     

基于快速独立分量分析和小波包变换的脑电信号消噪

本文提出一种小波包变换和快速独立分量分析相结合的方法对脑电信号进行预处理。首先利用小波包变换对脑电信号进行3层分解,对第三层的高频小波系数置零,以此达到去除随机噪声的目的,同时最大程度地保留了细节信息。其次,对经过小波包变换处理后的多路信号进行快速独立分量分析,将脑电信号与各噪声源信号分离开。为验证消噪算法的效果,本文对输出各分量进行相关性分析,实验结果显示各分量间的互相关系数的数量级为-15和-16,互相关系数近似为0,说明该方法的去噪效果很好。     

SOC芯片的高速模拟IP测试方法学

很多SoC芯片里会使用SATA物理层,PCIE物理层以及DDR2/DDR3物理层等高速模拟IP。这些高速模拟IP需要被自动测试设备完整的测试。自动测试设备的高速测试选项就是用来测试高速IP,但随之而来的是测试成本的增加。智原科技利用内建自测试方法来取代费钱的自动测试设备的高速测试选项。内建自测试提供了最具成本效率的方法。高速模拟IP内建自测试的故障覆盖率很高,所以我们不再需要自动测试设备的高速测试选项及其所带来的高成本。     

网络化监控系统日渐风行 MPEG4 IP Camera案例剖析

数字化和网络化时代的到来使得越来越多的设备必须进行新一代的革命。在监控领域，集中了多媒体技术、数字图像处理及远程网络传输等最新技术的网络化监控系统正在逐步取代传统的模拟监控，并广泛应用于工业、商业及其他部门。本文首先介绍了IP Camera监控系统及其构成，并以智原科技MPEG4编解码SoC平台-FIC8120为例重点介绍了基于FIC8120的IP Camera方案。     

利用智原料技A320 SoC平台开发ZD图像加速器(下)

2 FPGA测试方式介绍 FPGA测试时使用A320 SoC设计平台跟一块FPGA(Xilinx的XC4VLX160)子板.SoC设计平台集成了完成设计所需的IP.完成功能设计仿真后,用FPGA实现的逻辑模块通过AHB/APB总线连接器与A320设计平台连接,可以很方便地完成功能验证,调试等一系列动作.     

FTTVE100电视编码控制器IP开发

多媒体手持设备带有TV-out视频输出功能堪称一大亮点。TV-Out的使用简单便捷,只要把传输线一端接上手持设备的视频接口,再将另一端插入电视AV孔,与PAL或NTSC电视直接进行联机。以往要实现这项功能依靠的是外接一颗电视编码芯片,随着SoC设计的概念普及,越来越多的SoC芯片会将这个功能整合进来,所以提供一个好的电视编码控制器IP给芯片公司来设计SoC将成为主流。本文主要说明智原科技如何根据电视时序的要求设计电视编码控制器IP,以及如何在FPGA开发板上跟视频DAC测试样片做验证。     

利用高效带宽结构设计H.264/AVC解码器的动态补偿模块

在本文,我们提出了一个基于分块聚类的方法来减少H.264/AVC解码器里面的动态补偿模块存储器存取的次数。利用将在一个宏区块内可能重用的4x4单元块分组来分享载入的参考数据,而存储器存取的次数能被有效地减少到平均70%。此外,在访问外部SDRAM时采用指令重新排序减少预充电(Precharge)/激活(active)的次数可以达到原来的60%。从我们的仿真结果可以看到,处理一个宏区块总的存储器存取的次数低于400次。这个方法对动态补偿模块硬件设计的不同面积大小的内部存储器是可调整的。