基于串行通信的高速DSP芯片 实验系统设计与实现

本文在总结国内外现有DSP仿真系统的基础上提出了一种借助单片机和串行通信实现数字信号处理程序实时运行和调试的新方法,并在此基础上介绍了在WINDOWS95平台下该DSP实验系统的设计过程。     

基于二值计算机的实时多值逻辑控制系统的研究

在工业控制系统中,常常遇到多值逻辑问题,用二值逻辑概念去解决极不方便,有时甚至是困难的．本文提出一种在二值计算机上建立起完备的多值逻辑运算集和多值逻辑接口的方法,从而实现了在二值计算机上有效地解决多值逻辑问题．     

基于四位全加器的n中取m及择多函数等对称函数的实现

全加器是一种常用的运算部件,它在有关运算的数字系统中得到了广泛的应用.文献[1—3]指出了一位全加器具有对称性,它可以方便地实现各种对称函数.然而,迄今在逻辑电路设计中常常使用双一位全加器(简称双全加器).由于其集成度较低,因此往往需用较多的集成块构成电路.为了进一步降低电路的成本,本文考虑使用集成度较高的四位全加器.     

应用 M IS 时序部件设计一般时序电路

本文提出把可同步激励的MSI时序部件当作一个多功能的复杂存储元件使用,并对计数型MSI与移位型MSI分别给出了它们的次态方程与激励表.此外,提出了应用这两种MSI时序部件设计一般时序电路的状态安排规则及设计程序.讨论表明,这种设计方法在本质上相当于对专用MSI时序部件的基本工作时序进行时序修改.     

基于0-1编码谱技术检测旋转对称函数

分析了旋转对称函数的0-1编码Hadamard变换谱系数的特点,给出了变量数n为素数的旋转对称函数的必要条件,提出了基于0-1编码Hadamard变换检测旋转对称函数的方法,该方法具有可编程操作以及同时可检测其他特殊布尔函数等优点.     

基于不相交乘积项的逻辑探测和拆分算法

 针对以往逻辑探测算法存在的不足,提出了一种基于不相交乘积项的逻辑探测和拆分算法.该算法通过将逻辑函数的乘积项转化为不相交乘积项,并结合不相交乘积项之间海明距关系将不相交乘积项拆分成互不相交的二部分,使之分别适合RM逻辑综合和布尔逻辑综合.通过对拆分结果分析,本文进一步提出了一种新的逻辑探测方法.实验结果表明,本文的判别结果能对电路综合过程中的逻辑选择提供一个良好的指导作用.     

基于或-符合运算Reed-Muller展开系数的对称变量检测算法

针对或-符合代数系统中缺失对称变量检测的有效方法等问题,提出了该代数系统基于或-符合运算Reed-Muller展开系数的十二类变量对称性检测算法。该算法通过分析逻辑函数关于变量xi、xj展开的子函数系数矩阵和或-符合运算Reed-Muller展开系数按变量xi、xj组合分解系数矩阵的对应关系,揭示了任意两变量间各类对称性所满足的分解系数矩阵的约束条件,提出了各类逻辑变量的对称性检测步骤。应用结果表明,与传统方法相比,免去了从逻辑函数的CRM展开式变换为最小项展开式或RM展开式的变换域转换过程,也解决了在该域中图形方法检测的完备性问题,具有简单、直观、完备及适合计算机编程等优点。     

逻辑函数的布尔除/符合展开在固定极性下化简的表格方法

阐述了用逻辑函数的布尔除/符合展开的3种表示形式:代数表示,图形表示和表格表示,讨论了变量极性改变与0值布尔除项表变化的关系.在此基础上提出了逻辑函数的布尔除/符合展开在固定极性下化简的两种表格方法:串行表格方法和串并行表格方法,指出了它们各自的优缺点,并以实例展示具体化简程序.     

具有缓冲功能的三值 GaAs电路的研究

本文探讨了具有缓冲功能的三值 GaAs电路的基本结构 ,特别是对三值 GaAs逻辑输出级电路 进行了讨论 ,提出了 2种三值 GaAs电路的逻辑级电路的结构 ,经过 PSPICE程序的模拟 ,选取了较理想 的一种电路结构 ,并由此建立了对应的开关模型. 根据该模型提出了适用于三值 GaAs在开关元件级的 电路设计方法 .     

能自启动的移位型计数器的新设计

本文分析了移位型计数器不能自启动的原因,在此基础上提出了基于多码状态分配的能自启动的移位型计数器的设计方法.该方法避免了二次设计 ,具有设计简捷及电路较为简单等优点.