首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   12篇
  免费   5篇
  国内免费   65篇
物理学   3篇
无线电   79篇
  2021年   1篇
  2017年   1篇
  2015年   1篇
  2013年   1篇
  2012年   2篇
  2010年   1篇
  2006年   11篇
  2005年   10篇
  2004年   18篇
  2003年   7篇
  2002年   12篇
  2001年   8篇
  2000年   2篇
  1998年   1篇
  1997年   1篇
  1994年   1篇
  1991年   3篇
  1988年   1篇
排序方式: 共有82条查询结果,搜索用时 140 毫秒
11.
研制了与0.5μm标准CMOS工艺完全兼容的薄栅氧高压CMOS器件.提出了具体的工艺制作流程-在标准工艺的基础上添加两次光刻和四次离子注入工程,并成功进行了流片试验.测试结果显示,高压NMOS耐压达到98V,高压PMOS耐压达到-66V.此结构的高压CMOS器件适用于耐压要求小于60V的驱动电路.  相似文献   
12.
本文报导了用卤素灯作加热源的快速退火系统研究Si~+注入高纯SI-GaAs的快速退火特性,得到了良好的注入激活层,并制成了6GHz下输出功率为0.5W,相关增益为3.5dB的功率MESFET。  相似文献   
13.
本文针对无铬掩模方式,从计算机摸拟和实验两个方面,研究了KrF准分子激光(λ=248nm)接触式移相曝光。得到了0.1μm的正胶线条。得出了在接触式相干平行光照射下,移相器与基片间距对光刻线条宽窄有很大影响的结论,并通过将移相器直接做在基片上,给出了移相器紧贴基片的可靠方法。  相似文献   
14.
采用RF-MBE技术,在蓝宝石衬底上生长了高Al组分势垒层AlGaN/GaN HEMT结构.用三晶X射线衍射分析得到AlGaN势垒层的Al组分约为43%,异质结构晶体质量较高,界面比较光滑.变温霍尔测量显示此结构具有良好的电学性能,室温时电子迁移率和电子浓度分别高达1246cm2/(V·s)和1.429×1013cm-2,二者的乘积为1.8×1016V-1·s-1.用此材料研制的器件,直流特性得到了提高,最大漏极输出电流为1.0A/mm,非本征跨导为218mS/mm.结果表明,提高AlGaN势垒层Al的组分有助于提高AlGaN/GaN HEMT结构材料的电学性能和器件性能.  相似文献   
15.
首次在国内成功地制作了栅长为 70 nm的高性能 CMOS器件 .为了抑制 70 nm器件的短沟道效应同时提高它的驱动能力 ,采用了一些新的关键工艺技术 ,包括 3nm的氮化栅氧化介质 ,多晶硅双栅电极 ,采用重离子注入的超陡倒掺杂沟道剖面 ,锗预无定形注入加低能注入形成的超浅源漏延伸区 ,以及锗预无定形注入加特殊清洗处理制备薄的、低阻自对准硅化物等 . CMOS器件的最短的栅长 (即多晶硅栅条宽度 )只有 70 nm,其 NMOS的阈值电压、跨导和关态电流分别为 0 .2 8V、 490 m S/m和 0 .0 8n A/μm ;而 PMOS阈值电压、跨导和关态电流分别为- 0 .3V、 34 0 m S/m m和  相似文献   
16.
为了抑制选通-阻变(1S1R)交叉结构阵列在写操作过程中存在的选通器耐受性退化,对施加不同脉冲幅值和宽度的写入电压时HfO2/Ag纳米点阈值开关选通器件的耐受性退化情况进行了测试和分子动力学模拟.结果 表明,随着写入电压幅值和脉冲宽度的增加,选通器耐受性下降.基于此结果,提出一种将选通器开启过程和阻变存储器写过程分开操作的1S1R阵列两步写入方法来降低写过程中选通器上的分压,抑制选通器耐受性的退化.仿真和测试结果表明,相较于一步写操作方法,采用两步写入方法后,选通器件耐受性提高了一个数量级.此外,采用两步写入方法后,阵列能耗可降低58%以上,有利于大规模阵列的应用.  相似文献   
17.
深入研究了亚30nm CMOS关键工艺技术,特别是提出了一种新的低成本的提高空穴迁移率的技术--Ge预非晶化S/D延伸区诱生沟道应变技术,它使栅长90nm pMOS空穴有效迁移率在0.6MV/cm电场下提高32%.而且空穴有效迁移率的改善,随器件特征尺寸缩小而增强.利用零阶劳厄线衍射的大角度会聚束电子衍射分析表明,在沟道区相应的压应变为-3.6%.在集成技术优化的基础上,研制成功了高性能栅长22nm应变沟道CMOS器件及栅长27nm CMOS 32分频器电路(其中分别嵌入了57级/201级环形振荡器),EOT为1.2nm,具有Ni自对准硅化物.  相似文献   
18.
提出了一种用于改善硅基螺旋电感品质因数的厚铝膜干法刻蚀技术;这种技术利用氧化硅和光刻胶双层复合掩模来掩蔽厚铝的干法刻蚀,完全兼容于CMOS工艺;应用于双层铝布线,实现了最大厚度达到6μm的顶层铝,显著地减小了螺旋电感的串联电阻,提高了品质因数;该技术同高阻SOI衬底技术相结合,制造的10nH螺旋电感的最大品质因数达到8.6。  相似文献   
19.
20.
ULSI铜互连线技术中的电镀工艺   总被引:7,自引:3,他引:4  
通过对电镀液中加入适当的整平剂和采用三步电流法 ,成功地将工业镀铜技术应用于 UL SI铜互连线技术中 ,实现了对高宽比为 1μm∶ 0 .6 μm的刻孔的无空洞、无裂缝填充 .方阻测试表明 ,所镀铜膜的电阻率为2 .0 μΩ· cm,X射线衍射分析结果显示出的 Cu(111)的致密结构非常有利于互连线技术中高抗电迁移性要求  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号