采用迟滞比较器的自激振荡功率放大器行为特性分析

采用迟滞比较器的自激振荡功率放大器,在音频功放、DSL线路驱动器及数据转换器等方面得到了较好的应用。但由于其强非线性的特性,分析其行为特性较为困难。本文从时域出发分析了1阶和2阶系统的振荡频率,以线性化的比较器增益为基础分析了系统增益,给出了3次谐波失真的经验公式,不仅简洁、直观,而且具有较高的精度。这些结果经Matlab仿真验证,可以给电路设计者较好的指导作用。     

快速频率合成技术的发展

该文介绍了频率合成技术的发展历程,着重综述了当前国内外快速频率合成的方法及其技术水平,并指出了频率合成技术的未来发展方向。     

基于高压摆率误差放大器和摆率增强电路的无片外电容LDO

基于0.35μm CMOS工艺设计了一款无片外电容低压差线性稳压器(cap-free LDO),通过误差放大器组成的环路控制稳态误差,通过摆率增强电路构成的环路改善瞬态响应。该LDO输出电压为1.72V,压差80mV,最大输出电流50mA。测试结果显示:负载电流(IL)在0.5μs内瞬变50mA时,俯冲电压和过冲电压均为80mV左右,重回稳态的时间均小于1.5μs。     

一种用于医疗无线体域网的超低功耗射频收发机

本文提出了一种用于医疗无线体域网的2.4GHz频段超低功耗射频收发机,同时该收发机还带有900MHz频段辅助唤醒通信链路。根据无线体域网的非对称通信特点,我们提出了一种带有高能效非对称架构的射频收发机。该射频收发机包含一个带有超低功耗自由振荡环形振荡器的主接收机和带有快速锁定锁相环频率综合器的高速主发射机。我们还设计了一种带有高转换效率CMOS整流器的无源唤醒接收机,它使得传感器节点不仅具有按需工作的功能,同时还具有几乎为零的待机功耗。该芯片在0.18um CMOS工艺上实现,芯片核心面积为1.6mm2。主接收机在接收100Kbps数据率的OOK调制信号时,可以实现-55dBm的灵敏度;在1V电源电压下,仅消耗210uA电流。主发射机的发射功率为 3dBm,可以实现最大数据率为4Mbps/500Kbps/200Kbps的OOK/4FSK/2FSK调制,在1.8V电源电压下分别消耗3.25mA/6.5mA/6.5mA电流。无源唤醒接收机的最小可检测输入射频能量为-15dBm,整流器的转换效率大于25%     

高速双模前置分频器的速度优化设计

给出了一种新的高速动态有比cMOS D触发器的设计.在分析64/65双模前置分频器工作原理的基础上,提出了提高其工作速度的方法,运用单相时钟(TSPC)动态CMOS、伪NMOS等电路技术,设计了多种内部电路结构.经HSPICE模拟,在0.8μmCMOS工艺、电源电压为5V的条件下,最高时钟频率达到了1.7GHz,其速度和集成度远远超过静态CMOS电路.     

高速吞脉冲程序分频器的电路设计与 PSPICE模拟

介绍了一种新的吞脉冲程序分频器的电路设计,并用0.8 μm CMOS工艺模型在微机上进行了SPICE模拟,其最高工作频率可达1.7 GHz.与一般吞脉冲程序分频器相比,具有电路简洁、高频、快速的特点,可广泛应用于各种锁相频率合成器中.     

一种新型二元判定图器件和电路

提出了一种基于二元判定图(BDD)原理的新型逻辑器件和电路.BDD器件以电流模式的开关电流存储器为基本单元,具有符合二元判定图的两向通路的特点.用这种器件按照BDD树形图可以构成任意形式的组合逻辑电路.给出了或门、异或门及四位加法器电路的例子,并使用HSPICE仿真器进行了仿真,验证了这种器件及其电路的正确性.     

集成电路技术发展的物理极限挑战与对策

介绍了集成电路芯片发展的基本规律和现状 ,着重综述了这些规律在微电子学领域所遇到的物理极限挑战及解决这些问题的最新技术 ,并预测了 2 1世纪集成电路技术的重点研究方向