140 GHz高速无线通信技术研究

太赫兹频段的宽带特性使得其在高速无线通信领域存在巨大的应用潜力,当前太赫兹通信存在的主要问题是辐射功率低、大气衰减严重及调制解调困难。该文在提出了基于肖特基二极管次谐波混频技术+16 QAM高速数字调制解调技术的太赫兹波超高速信息传输系统实现方案,该方案提高了太赫兹通信的频谱效率。并在国内首次实现了140 GHz无线通信实验系统,以实验方法验证了太赫兹信道的幅相失真特性完全满足高阶数字信号的传输要求。该系统在0.5 m距离上实现了10 Gbps无线传输实验和高清视频传输,辐射功率-3 dBm,系统误码率小于1e-6。     

140 GHz基于CPWG单平衡基波混频GaAs集成电路

通过在300 μm厚度的GaAs衬底条件下,利用共面波导传输线实现了基波混频集成电路设计。利用半导体分析仪测试I-U和C-U曲线,并成功提取了相应的肖特基二极管模型。结合建立的肖特基二极管模型,代入Lange耦合器、中频结构和匹配网络等实现了140 GHz零中频基波混频片上电路,并加入了地-信号-地(GSG)测试封装。最终仿真结果表明：在固定中频1 GHz的条件下,变频损耗最优为-7 dB,3 dB带宽大于40 GHz。     

170 GHz和340 GHz CSMRs滤波器选频网络研究

为了实现倍频器多谐波输出,满足系统多频率需求,同时减少成本,增加系统集成度,引入了改进紧凑型悬置微带谐振单元（Compact Suspended Microstrip Resonators（CSMRs））滤波器,主要研究并实现了170 GHz和340 GHz双频段分别输出。仿真中分别设计170 GHz和340 GHz探针,引入CSMRs低通滤波器增加170 GHz对高频段的隔离,减小波导高度,提高WR.2.8波导截止频率,增加对300 GHz以下频段抑制,为了测试其输出特性和网络损耗,设计170~340 GHz背靠背模块。仿真结果为低通CSMRs滤波器满足在20~180 GHz通带内反射系数小于-18 dB,在266~520 GHz阻带内抑制度大于20 dB,背靠背结构仿真170 GHz与340 GHz频段反射系数均小于-15 dB,端口隔离大于30 dB,表现出良好的选频特性。测试结果表明:在170 GHz端口通带为150~185 GHz,反射系数小于-10 dB,损耗大于1.2 dB;在340 GHz端口,通带为306~355 GHz,反射系数小于-10 dB,损耗2 dB,两端口隔离度大于10 dB,最好60 dB。     

低相噪毫米波频率合成器设计

简要介绍毫米波频率合成器的重要性,分析两种毫米波频率合成器实现方案的优劣,综合其优点,并采用直接数字频率合成（DDS）技术,提出毫米波频率合成器的设计方案。进行方案系统实验,结果表明,相位噪声为-85dBc／Hz@10kHz,提升了整个毫米波通信系统的性能。     

微波带通滤波器的准确设计及仿真

本文介绍了一种利用先进的EDA仿真工具进行微波带通滤波器准确设计的方法.根据给定的滤波器技术指标,确定滤波器类型、结构和最佳级数,并对带外抑制和插损进行估计.最后对滤波器的物理尺寸进行结构仿真和结构优化,达到最小的插损、带内波纹和理想的带外抑制特性,并用实际设计结果进行了验证.     

0.34 THz无线通信收发前端

描述了一种基于肖特基二极管技术的0.34 THz无线通信收发前端。该前端采用超外差结构,由0.34 THz谐波混频器、0.17 THz本振8倍频链和偏置电路组成。0.34 THz谐波混频器基于反向并联肖特基二极管,可以实现信号的上变频发射和下变频低噪声检测。0.17 THz本振8倍频链由三级二倍频及驱动放大链路组成,可将20~22.5 GHz信号倍频至0.16~0.18 THz,为混频器提供5~10 dBm左右的本振信号。实验测试结果表明：该前端用于信号发射时,在0.34 THz频点的饱和输出功率为-14.58 dBm;用于信号检测时,最低单边带(SSB)变频损耗为10.0 dB,3 dB中频带宽约30 GHz。限于测试条件,未能测试前端接收噪声温度,仿真得到的双边带噪声温度数值低于1000 K。在该前端基础上,完成了首次基于16QAM 数字调制体制的0.34 THz无线通信实验,传输速率达3 Gb/s。     

太赫兹通信中的一种高速并行均衡算法及其FPGA实现

基于驰豫超前变换中的超前展开、求和近似和延时近似技术,提出了流水线并行自适应CMA盲均衡算法。利用基于迭代短卷积的并行FIR滤波算法分析了提出的并行自适应盲均衡算法的滤波部分的高效实现结构;再利用基于组合短卷积的并行自适应系数更新算法分析了提出的并行均衡算法的系数更新部分的高效实现结构,从而得到了基于短卷积的流水线并行自适应盲均衡的完整实现框图,并分析了各模块的流水线延时需满足的关系。最后对该并行自适应盲均衡算法进行了FPGA量化实现,并通过MATLAB仿真及实际FPGA实现结果的对比,验证了本并行均衡算法的正确性和有效性。     

D波段功率放大器设计

基于0.13 m SiGe BiCMOS工艺, 研究和设计了一种D波段功率放大器芯片。该放大器芯片用了四个功率放大器单元和两个T型结网络构成。功率放大器单元采用了三级的cascode电路结构。低损耗的片上T型结网络既能起到片上功率合成/分配的功能, 又能对输入输出进行阻抗匹配。对电路结构进行了设计、流片验证和测试。采用微组装工艺将该芯片封装成为波导模块。小信号测试结果表明：该功放芯片工作频率为125~150 GHz, 最高增益在131 GHz为21 dB, 最低增益在150 GHz为17 dB, 通带内S22小于-7 dB, S11小于-10 dB。大信号测试结果表明：该功放模块在128~146 GHz带内输出功率都大于13 dBm, 在139 GHz时, 具有最高输出功率为13.6 dBm, 且1 dB压缩功率为12.9 dBm。     

基于自旋电子学的太赫兹波产生方法

自旋电子学的某些物理现象,如交换型磁振子、反铁磁共振、超快自旋动力学等,其特征频率刚好处于太赫兹频段。利用相应的自旋电子学现象和原理,研究人员发现和建立了若干新型的太赫兹波产生方法,为新型太赫兹源的实现和发展提供指导方向。这些新型产生方法有:a)自旋注入产生太赫兹波;b)基于反铁磁共振的太赫兹波产生;c)基于超快自旋动力学的太赫兹波产生。理论及实验结果表明,基于自旋电子学的太赫兹产生方法具有较大的潜力,有望推动太赫兹技术的发展。     

0.14 THz倍频器的设计与仿真

固态倍频器是毫米波及亚毫米波频段超外差接收机中的关键器件,其研制对太赫兹通信具有重要意义。介绍了一种基于肖特基变容二极管的宽带、高效率0.14 THz二倍频器的拓扑结构和仿真设计。该倍频器基于波导腔体石英基片微带电路形式,通过引线互联分别实现肖特基二极管接地和施加外部直流偏置,倍频器各部分采用了宽带电磁耦合结构设计。在开展了二极管建模及阻抗特性分析的基础上,采用三维有限元与非线性谐波平衡联合仿真方法,实现了倍频器的最优化设计。仿真结果表明,当输入频率为65 GHz~75 GHz,驱动功率为20 dBm时,倍频器的输出功率最高达10.1 dBm,倍频效率达10.8%。