一种具有纹波抑制功能的斩波稳定放大器

基于SMIC 0.18 μm BCD工艺设计了一种低失调、低噪声的斩波稳定放大器。针对斩波调制技术引入输出纹波的问题,设计新型的乒乓结构陷波滤波器来抑制纹波,并采用复合路径多级放大器结构拓展了带宽。通过Spectre仿真验证,放大器增益带宽积为11.7 MHz,共模抑制比为145 dB,电源抑制比为126 dB。蒙特卡罗仿真结果表明,放大器失调电压分布的标准差为3.54 μV,输入噪声谱密度为32.1 nV/Hz,纹波抑制效果达83.1 dB。     

一种低失调低温漂基准电压源设计

基于传统的Brokaw结构带隙基准源进行改进,采用无运放的Brokaw结构基准源,避免运算放大器带来的输入失调电压的影响,提高基准电压精度。针对不同工艺角下基准温度特性曲线零温度系数点变化导致温度系数变差的问题,设计了一种分段线性温度补偿与电阻修调结合的补偿修调方案,对基准输出进行温度补偿的同时修调电压精度。相比于传统分段线性补偿法,该方案避免了在其他工艺角下分段补偿时出现的补偿不足或补偿过度的情况,实现了基准电压源输出在器件全工艺角组合下的低温度系数和高精度。电路基于TSMC 0.18 μm BCD工艺设计。仿真结果表明,该电路在5 V电源电压下输出电压为1.201 V,输出失调电压为3.3 mV。在全工艺角下,-40 ℃～+125 ℃温度范围内,基准电压温度系数最大为7.48×10-6/℃,输出电压为1.201(1±0.16%) V。     

高性能带隙基准源的分析与设计

全面分析了CMOS带隙基准的主要非理想因素,给出了相应的补偿方法,并以此为基础设计了一种高精度的带隙基准源电路。该电路在SMIC 0.35μm CMOS工艺条件下的后仿真结果表明,基准输出电压的温度系数为3.4 ppm/℃(-40~ 125℃),电源抑制比为85 dB。此带隙基准源已应用于14位D/A转换器芯片中,并参加了MPW流片,该D/A转换芯片已经通过测试。     

DReAC:一种新型动态可重构协处理器

本文提出了一种应用于数据并行和高密度计算任务的新型动态可重构协处理器——DReAC.DReAC可以独立地以并行或流水工作模式重构协处理器内部数据路径,完成主处理器分配的任务.DReAC由全局控制器、计算阵列和阵列数据缓冲区三部分组成.文中简要介绍了DReAC系统模型,并使用该模型模拟了部份典型算法在DReAC中的实现.仿真结果表明,在典型的多媒体和信号处理应用中,DReAC能够达到通用处理器的10倍以上的速度,甚至在某些应用中远优于其他可重构处理器的性能.     

一种基于COT控制的快速瞬态响应Buck变换器

设计了一种基于TSMC 0.18 μm CMOS工艺的快速瞬态响应Buck型变换器。基于电流模COT架构的Buck型变换器,结合电容电流采样电路和负载电流调节器,设计了一种新颖的瞬态增强电路,对负载电流进行补偿,有效地减小了恢复时间,提高了输出电压精度。仿真结果表明,没有瞬态增强电路时,负载电流从0 A跳变到3 A,电流变化率为3 A/10 ns,下跌电压为166.9 mV,恢复时间为5.8 μs；加入瞬态增强电路后,下跌电压变为21 mV,恢复时间变为0.5 μs。没有瞬态增强电路时,负载电流从3 A跳变到0 A,电流变化率为3 A/10 ns,过冲电压为73 mV,恢复时间为3.3 μs；加入瞬态增强电路后,过冲电压变为36 mV,恢复时间变为0.6 μs。     

一种带2阶温度补偿的负反馈箝位CMOS基准电压源

根据带隙基准电压源工作原理,设计了一种带2阶温度补偿的负反馈箝位CMOS基准电压源。不同于带放大电路的带隙基准电压源,该基准电压源不会受到失调的影响,采用的负反馈箝位技术使电路输出更稳定。加入了高阶补偿电路,改善了带隙基准电压源的温漂特性。电路输出阻抗的增大有效提高了电源抑制比。基于0.18 μm CMOS 工艺,采用Cadence Spectre软件对该电路进行了仿真,电源电压为2 V,在-40 ℃~110 ℃温度范围内温度系数为4.199 ×10-6/℃,输出基准电压为1.308 V,低频下电源抑制比为78.66 dB,功耗为120 μW,总输出噪声为0.12 mV/Hz。     

基于导数相乘的TIADC时间失配误差校准算法

提出了一种校准时间交织模数转换器(TIADC)时间失配误差的全数字后台算法。该算法利用信号与其导数正交的特性来估算时间失配误差相关量,采用最小均方(LMS)迭代算法估算时间失配误差值。该算法不需要参考通道,硬件消耗很低,可以校准多频信号,实现宽带宽输入。提出的变步长LMS迭代算法提高了时间失配误差的收敛速度,保证了误差校准的实时性。基于FPGA验证平台,建立了四通道8 bit 1 GHz TIADC的时间失配误差模型。结果表明,当输入信号归一化频率f_in/f_s为0.414时,采用该算法校准后的ENOB从5.58 bit提高到7.75 bit,SFDR从38.64 dB提高到67.51 dB。     

一种用于高精度SAR ADC的采样失真消除电路

提出了一种新型双板采样的采样失真消除电路,可用于16位差分型高精度SAR ADC。为了消除采样开关导通电阻导致的信号失真,该采样失真消除电路由器件尺寸成比例关系的两条采样路径组成,通过两条路径作差将差分两端的误差电荷相互抵消。相较于传统的顶板采样或底板采样,双板采样放大了差分输入信号的幅值,避免了电荷作差造成的信号衰减。仿真结果表明,在1 MS/s的采样率下,对于300 kHz的正弦输入信号,该采样失真消除电路的总谐波失真降低了15 dB,无杂散动态范围提高了19 dB,采样电路的信噪比为112 dB。     

一种应用于高精度SAR ADC校准的剪枝神经网络算法

介绍了一种基于剪枝神经网络的后台校准算法,能够对高精度单通道SAR ADC的电容失配、偏移、增益等多个非理想因素同时进行校准,有效提高SAR ADC的精度。本算法不仅可以达到全连接神经网络校准效果,而且同时对贡献小的权重进行剔除,降低了校准电路的资源消耗,加快了神经网络校准算法速度。仿真结果表明,信号频率接近奈奎斯特频率的情况下,对16 bit 5 MS/s的 SAR ADC进行校准,校准后ADC的有效位数从7.4 bit提高到15.6 bit,无杂散动态范围从46.8 dB提高到126.2 dB。     

支持可验证加解密外包的CP-ABE方案

针对现有的应用于基于属性加密方案的安全模指数外包算法存在会降低安全性、验证概率低、外包计算结果可能出错等问题,利用改进的安全模指数外包算法,提出一种支持可验证加解密外包的CP-ABE（Ciphertext-Policy Attribute-Based Encryption）方案.将属性相关密钥子项外包,将共享密文子项的一半计算任务外包,并对所有的外包结果进行验证.理论分析和实验结果都表明,和现有相关方案相比,无论在密钥生成时,还是在加密时,所提出方案的授权机构和用户客户端的计算量都有明显减少.安全性分析表明,所提出的方案达到CPA（Chosen Plaintext Attack）安全.