排序方式: 共有77条查询结果,搜索用时 312 毫秒
61.
62.
本文针对应变NMOSFET提出了一种基于槽型结构的应力调制技术。该技术可以利用压应变的CESL(刻蚀阻挡层)来提升Si基NMOSFET的电学性能,而传统的CESL应变NMOSFET通常采用张应变CESL作为应力源。为研究该槽型结构对典型器件电学性能的影响,针对95 nm栅长应变NMOSFET进行了仿真。计算结果表明,当CESL应力为-2.5 GPa时,该槽型结构使沟道应变状态从对NMOSFET不利的压应变(-333 MPa)转变为有利的张应变(256 MPa),从而使器件的输出电流和跨导均得到提升。该技术具有在应变CMOS中得到应用的潜力,提供了一种不同于双应力线(DSL)技术的新方案。 相似文献
63.
64.
提出了一种180 V光电探测器与10 V BiCMOS信号处理器的单片光电集成器件。研究发现,器件中n+p结的高边缘电场值对探测效率的影响较大。利用Silvaco TCAD软件进行了仿真设计,研究了高边缘电场对该集成器件中光电探测器的关键参数的影响。引入金属场板,提高了探测效率。仿真结果表明,该单片集成器件实现了光电探测器与信号处理器的工艺兼容和电压兼容。对比未引入金属场板和引入金属场板的情况,在入射光波长为1.06 μm处,外量子效率分别为4.68%和36.3%,响应度分别为0.04 A·W-1·cm-2和0.31 A·W-1·cm-2。 相似文献
65.
66.
针对0.35 μm SiGe BiCMOS工艺,对隔离深槽表面形貌进行了研究。仿真及工艺结果表明,多晶硅回刻残留厚度h2、深槽顶部开口宽度Wtp以及刻蚀掩蔽氧化层残留厚度h3是影响深槽表面形貌的主要因素;当h2=220 nm,Wtp=0.7~0.9 μm,h3=150~200 nm时,获得了较好的深槽表面形貌,其隔离漏电流小于0.05 nA/μm,可用于0.35 μm SiGe BiCMOS工艺的隔离。 相似文献
67.
68.
69.
70.