一种新颖的600 V浮空埋层结构

提出了一种新颖的低导通电阻600V器件结构。该结构采用了掺杂深槽和分裂浮空埋层结构,可以克服普通分裂浮空埋层结构划片道边缘漏电大的问题,同时仍然保持了普通分裂浮空埋层结构具有的较低导通电阻的优势。数值仿真表明,采用这种结构的600V器件外延层比导通电阻在相同耐压下比理想平行平面结结构小43%,从73.3mΩ·cm2降低到41.7mΩ·cm2。     

一种高精度低失调运算放大器的设计

基于基流自举补偿技术、偏置微调技术、同心圆式的几何布局技术和2 μm双极工艺,设计了一种高精度超低失调运算放大器.测试结果表明,电路直流开环增益为125 dB,共模抑制比120 dB,失调电压18 μV,压摆率0.6 V/μs.该器件可广泛应用于mV量级或更低微弱信号的精密检测、精密模拟计算、高精度稳压电源和自动控制仪表等.     

一种低压低功耗CMOS ULSI运算放大器单元

基于新型的折叠电流镜负载PMOS差分输入级拓扑、轨至轨(Rail-to-Rail)AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术和Cadence平台的实验设计与模拟仿真,采用2μmP阱硅栅CMOS标准工艺,得到了一种具有VT=±0.7V、电源电压1.1～1.5V、静态功耗典型值330μW、75dB开环增益和945kHz单位增益带宽的LV/LP运算放大器。该器件可应用于ULSI库单元及其相关技术领域,其实践有助于CMOS低压低功耗集成电路技术的进一步发展。     

一种SOI CMOS/LDMOS单片智能功率集成电路

介绍了一种单片智能功率硅集成电路的设计和制造工艺，该电路包括工作于9V低压的常规CMOS管和两个最高耐压为80V、电流通过能力大于3A的LDMOS管。电路采用SOI介质隔离CMOS／LDMOS工艺，芯片面积约50mm^2。基于一种简单的二维模型，认为，在功率集成中，纵向导电的VDMOS管由于其导通电阻有一个自限制特点，因此并不特别适合智能功率集成。     

单片化低压低功耗Si CMOS运算放大器的实现

基于新型的折叠共栅共源PMOS差分输入级拓扑、轨至轨AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术特别考虑和EDA平台的实验设计与模拟仿真,并设计配置了先进的Si 2 mm P阱硅栅CMOS集成工艺技术。已经得到一种具有VT = 0.7 V、电源电压1.1~1.5 V、静态功耗典型值330 mW、75 dB开环增益和945 kHz单位增益带宽的LV/LP运算放大器。该运放可应用于ULSI库单元和诸多相关技术领域,其实践有助于Si CMOS低压低功耗集成电路技术的进一步开发与交流。     

TiW合金阻挡层对Cu/Cu~(2+)扩散的阻挡能力研究

通过对Cu/Cu2+在TiW及硅中的扩散理论分析,从理论上预测了薄TiW合金阻挡层存在的潜在可靠性问题.对一个发射结结深为0.38 μm的PNP管β值的研究表明,80 nm以上厚度的TiW合金层可以在AlCu/TiW/Si系统中作为Cu/Cu2+的扩散阻挡层.     

一种基于SiGe工艺的ECL环形振荡器

介绍了一种基于SiGe平面集成电路工艺制作的ECL环形振荡器,采用15级反相器闭环结构,能够产生280 MHz高频振荡信号,振荡周期为3.58 ns,平均每级反相器延迟为119 ps。该电路结构简单、易集成、成本低,可广泛移植于各类片上系统,用作时钟信号源等。     

一种混合晶向结构硅片研究

为15V-40V电压集成电路和MEMS传感器潜在应用,研发了两种5μm厚的混合晶向结构硅片。这种结构采用以键合SOI硅片和非选择性外延为主的方法实现。这种结构在国内首次被报道。这种结构埋氧层厚度为220nm,通过“Sirtl”缺陷显示液发现以（100）晶向为衬底的混合晶向结构硅片质量好于以（110）为衬底的混合晶向硅片。     

高性能模拟集成电路工艺技术

介绍了模拟集成电路工艺的发展过程和现状，讨论了国内的BiCMOS工艺、互补双极工艺(CB)、和SOI双极工艺的最新进展。重点介绍了BiCMOS工艺的研完与开发，指出了模拟集成电路工艺的发展趋势。     

功率VDMOS器件抗SEB/SEGR技术研究进展

针对功率VDMOS器件抗单粒子辐射加固技术在空间辐射环境下的要求,从重粒子对VDMOS器件的辐射机理及作用过程出发,归纳出功率VDMOS器件抗单粒子辐射加固的三类技术:屏蔽技术、复合技术和增强技术。综述了国内外功率VDMOS器件这三类抗单粒子辐射加固技术的研究进展,为半导体器件抗单粒子辐射加固技术研究提供了参考。