一种适合于SOC系统的JTAG扩展化可测性设计

随着集成电路系统复杂性的提高及基于 IP核的 SOC系统的出现 ,电路测试的难度不断增大 ,对电路可测性设计提出了更高的要求。文中在研究了现有各种可测性设计方法优劣后提出了扩展化的 JTAG可测性设计电路 ,它在稍增加电路复杂度的情况下融合各测试方法 ,并提出了利用这种测试电路的 IC系统测试方案。它克服了测试基于 IP核的 SOC系统的一些难点。     

常数除法器的设计及其BIST实现

针对MPEG音频、AC-3宽带音频数据压缩标准的解码过程中的要求,扩展了已报道的常数除法算法[1],使之适于特定应用场合.设计实现了除数为一组常数的常数除法器.该常数除法器使用规整的单元阵列结构构成运算的主要部分,不仅相当节省硅片面积,适于VLSI实现需要,而且易于扩展.同时针对测试和实际应用的要求,设计了内建自测试电路,使之便于嵌入整个系统.     

一种GF(2k)域的高效乘法器及其VLSI实现

在分析全串行和全并行GF(2k)域乘法的基本原理基础上提出了一种适合于任意GF(2k)域的乘法器UHGM(Unified Hybrid Galois Field Multiplier)．它为当前特别重要的k为素数的GF(2k)域乘法,提供了一种高效的实现方法．该乘法器具有结构规整、模块化好的特点,特别适合于VLSI实现,同时这种结构具有粗粒度的面积和速度的可伸缩性,方便了在大范围内进行实现面积和速度的权衡．最后给出了GF(2163)域上乘法器的ASIC综合的结果．     

智能测量集成电路的设计与仿真

文章以电子体重秤专用集成电路为例,介绍了基于嵌入式MPU的智能测量专用集成电路的设计及硬件仿真。在一块芯片内实现了数据采集、数据处理、数据显示等智能测量系统所需完成的功能,并在所设计的硬件仿真系统中,通过硬件仿真,验证了系统功能的正确性,为目标芯片提供了软件开发平台。并且该设计具有较强的通用性,可用于多种智能测量场合。     

主从型D触发器的无效功耗分析

对主从型 D触发器的功能及时序进行分析 ,证明了该类型触发器无效功耗的存在 ;文章建立了无效功耗的数学模型 ,并通过对典型应用电路的理论推导和计算机模拟 ,验证了这一结论的正确性。分析无效功耗的目的是为了采取措施消除其影响 ,文中提出的数学模型对低功耗 VL SI设计有着重要的价值。     

JPEG2000中小波滤波器的定点分析及其VLSI实现

对JPEG2 0 0 0中推荐的 5 /3整数滤波器和 9/7实数滤波器进行了硬件实现时所需要的有限精度分析 ;确定了小波变换过程中各个参数的最佳数据宽度 ,还确定了整个变换系统的数据通路的数据宽度。基于lifting的小波变换的特点结合嵌入式延拓算法提出了两种小波变换———折叠结构和长流水线结构 ;对两种结构进行了分析比较。最后 ,对折叠结构和相关的其它结构在所需存储单元的数量、存储单元的访问次数、处理能力以及功耗等方面进行了分析比较 ,可以看出文中提出的结构在性能上有明显优点。     

用于解PDE的全方向快速小波配置法

提出了一种新的求解偏微分方程(PDE)的全方向快速小波配置法(FWCM).通过用 x 方向的B-样条小波基函数同时表示 x方向与t方向的未知函数导数,实现了全方向的离散小波变换.与原先只对x 方向进行小波变换的FWCM相比,此算法能更有效地利用小波的局部性与自适应性,从而更有效地求解PDE.同时它还具有很好的通用性,可应用于求解各种类型的PDE.     

Σ-Δ ADC无条件稳定理想OTA-C积分器

提出了一种基于有源自举增益提升技术的近似理想的 OTA- C积分器电路 ,详细分析了有关原理、稳定条件、失真、失配等特性 ,该积分器无条件稳定工作于Σ-Δ ADC闭环系统中。以一阶 Σ- Δ ADC为例 ,进行了模拟验证 ,该结构还具有低压应用的特点     

一种高效率8位嵌入式微控制器的VLSI实现

在分析标准8位MCU流水线结构的基础上，从提高效率及降低功耗的角度出发，提出了一个高性能MCU的实现结构。通过流水线结构的优化，使指令执行效率提高到原来的2．5倍，在保持运算能力不变的前提下，功耗可降为标准结构的1／16左右。     

∑—△ADC无条件稳定理想OTA—C积分器

提出了一种基于有源自举增益提升技术的近似理想的OTA－C积分器电路,详细分析了有关原理、稳定条件、失真、失配等特性,该积分器无条件稳定工作于∑-△ADC闭环系统中。以一阶∑-△ADC为例,进行了模拟验证,该结构还具有低压应用的特点。