一种高效的可伸缩分组并行有限域乘法器及VLSI实现

文章提出了基于全1多项式基的可伸缩分组并行有限域乘法器结构，并按照最低位先入和最高位先入的方式分别进行了算法描述，分别称为AOPBLSDM（AOP-Based LSD-first Digital-Serial Multiplier）和AOPBMSDM（AOP-Based MSD-first Digital-Serial Multiplier)。该乘法器的结构规整，适于VLSI实现；同时由于该乘法器具有面积和速度可伸缩度大的特点，因而可以在不同的应用场合下找到最佳的实现方案。理论分析及ASIC综合实现结果均表明，本文所提出的结构在面积和速度上具有一定的优势。     

椭圆曲线公钥制密码系统的软件控制设计

本文采用兼容PIC16C72的8位嵌入式微处理器做控制芯片，完成了一种仿ElGamal的数字签名算法。并且与设计的点乘硬件芯片一起构成了一种椭圆曲线公钥制密码系统。该系统工作时钟为20MHz，一秒钟内可以完成10次签名，签名速度与国外见于报道的同类产品相当。     

5Gb/s 0.25μm CMOS限幅放大器

给出了一个90 0 MHz CMOS锁相环/频率综合器的设计,设计中采用了电流可变电荷泵及具有初始化电路的环路滤波器.电荷泵电流对温度与电源电压变化的影响不敏感,同时电流的大小可通过外部控制信号进行切换控制而改变.因此,锁相环的特性,诸如环路带宽等,也可通过电流的改变而改变.采用具有初始化电路的环路滤波器可提高锁相环的启动速度.另外采用了多模频率除法器以实现频率合成的功能.该电路采用0 .18μm、1.8V、1P6 M标准数字CMOS工艺实现.     

基于累加器的内建自测方法研究与分析

在适于采用内建自测方法进行可测性设计的电路中，累加器往往是一种被普遍采用的基本单元，如通用处理器和数字信号处理电路中的算术及逻辑运算电路。文章以Booth乘法器为例，介绍了利用累加器电路进行内建自测输出响应分析的几种常见形式，同时给出了相应的故障覆盖率、硬件开销和时延等方面的比较结果。     

一种用于ARM处理器的增强DSP乘加单元

介绍了一种应用于ARM处理器的增强DSP功能乘加单元。为了减小乘加指令的周期数,采用了两个并行16×16位乘加单元构成的单指令多数据(SIMD)结构,可以通过适当的配置支持16到32位的各种乘加运算以及16位的复数乘法。理论分析表明,这种乘加单元与传统的单指令单数据(SISD)结构相比在周期数上有明显的减小。尤其对于16位乘加及16位复数乘法,其所需周期数分别只有ARM1022E的1/4和1/3。0.35mm的标准单元库实现表明该乘加单元可以工作在120MHz,使得其非常适合数字信号处理的应用。     

双频激励耦合PDE-AE射频系统的准周期稳态响应模拟算法研究

本文结合谐波平衡思想,提出在空间上离散MOSFET偏微分方程,建立与之相应的混合型多变量谐波平衡方程,扩展了谐波平衡方程的应用范围.为了有效地完成这种复杂混合型多变量谐波平衡方程的求解,运用谐波平衡方程的同解变换、初始值预估以及阻尼Newton迭代算法等策略,使算法的收敛速度和计算性能都有大幅度提高.以单平衡混频器为例的模拟结果进一步显示该方法不但能有效地反映出射频电路MOSFET器件的分布特性,且算法计算性能对频差变化不灵敏,具有很好的收敛特性.     

一种高可靠电流灵敏放大器设计

提出了一种带反馈放大器的电流灵敏放大器 ,将用于放大的 NMOS管同时作为位线多路选择器( MU X) ,与一般的电流灵敏放大器相比 ,延迟时间更短 ,而且更适于低电源电压工作。同时分析了阈值电压失配对电流灵敏放大器的影响 ,结果表明 ,失配不仅可能增大灵敏放大器时延 ,甚至造成误放大 ;带反馈放大器的电流灵敏放大器能够有效地抑制阈值失配的影响 ,其性能和可靠性良好。     

一种改进的相关图像矢量量化编码算法

本文提出了一种改进的图像矢量量化编码算法。该算法通过采用增加预测块，以及根据相邻块状态进行控制信息的条件熵编码等改进方法，进一步提高了算法的编码效率，为了便于算法实现，本文对图像的边缘引进的一致的处理方法。测试结果表明，相对于无记忆适量量化编码算法，比特率约下降４０％，相对于文献［５］算法，比特率约下降１５％。     

可配置GF(2m)域Digit-Serial乘法器

本文针对椭圆加密算法的应用，基于已有的GF(2^m)域Digit—Serial不可配置乘法器，通过控制输入数据格式、内镶GF（2^m）域Digit—Serial不可配置乘法器，得到了一个在硬件上可配置的快速乘法器。运用本文的思想实现了可计算域值为150～256的GF(2^m)域Digit-Serial的乘法器，用此乘法器计算域值为163的乘法，仿真结果同域值为163的不可配置并行乘法器的一致。本文最后还给出了几种可配置乘法器结构的性能比较，结果表明在硬件上可配置的GF（2^m）域乘法器解决方案中，本文提出的结构克服了并行可配置乘法器在大域值应用中关键路径延迟太长、硬件开销太大，串行可配置乘法器实现速度太慢的弊病。需要说明的是，本文的实现方法可以内镶各种不同的GF（2^m）域Digit-Serial不可配置乘法器以满足实际应用的需要。     

基于随机非线性微分方程的振荡器相位噪声研究

根据振荡器电路的时变非线性特性 ,运用一种通用的相位噪声理论 ,通过对噪声源随机过程建模 ,求解具有严格数学意义的随机非线性微分方程 ,得到一个常数 c来描述时间抖动和频谱扩散。分别用基于随机非线性微分方程和线性时变的方法求解 ,结果表明线性时变得到的相位噪声频谱在基频附近分布的能量之和超过载波能量 ,在物理意义上有一定不足 ;而文中的相位噪声分析结果表明相位噪声只改变能量的分布并不能使能量显著增加 ,得到的结果为设计电路时减少相位噪声影响提供了思路。