排序方式: 共有91条查询结果,搜索用时 421 毫秒
41.
42.
一种改进控制逻辑的面积优化高速RS解码器 总被引:1,自引:0,他引:1
给出了一个完整的基于时域解码算法的Reed-Solomon解码器流水结构,用来计算错误位置多项式和错误估值多项式的改进欧几里德算法(Modified Euclid Algorthn,MEA)模块,通过寄存器分组并行计算,大大提高了处理速度。同时,该设计优化了MEA模块的控制逻辑,避免了寄存器组之间的物理交换,每一次迭代均可在固定的时钟周期内完成。此外,对解码器中16个有限域常数乘法器进行了特别的门数优化,求错误值部分采用高效的比特并行求逆电路。该解码器适用于HDTV等数字视频系统。 相似文献
43.
44.
研究了基于 MOSFET PDE模型的射频电路周期稳态分析有效算法 :通过恰当的系统解耦、松弛迭代和边值问题求解等方法避免了复杂的 PDE周期稳态分析 ,较好地解决了基于 MOSFET PDE模型的射频电路周期稳态分析的计算效率问题。采用该算法仿真典型的 C类功率放大器得到电流波形和工业界公认标准器件仿真器 MEDICI瞬态模拟得到电流波形比较 ,显示出很好的一致性。 相似文献
45.
提出了一种新的求解偏微分方程(PDE)的全方向快速小波配置法(FWCM).通过用x方向的B-样条小波基函数同时表示x方向与t方向的未知函数导数,实现了全方向的离散小波变换.与原先只对x方向进行小波变换的FWCM相比,此算法能更有效地利用小波的局部性与自适应性,从而更有效地求解PDE.同时它还具有很好的通用性,可应用于求解各种类型的PDE. 相似文献
46.
提出了一种可综合算术运算单元的性能评估与建模方法.该方法以单位门面积及延迟模型为基础,在设计的早期即可估算电路的面积、延迟等性能指标,从而便于设计者进行VLSI结构的优化,避免设计叠代;并以算术运算中最典型的二进制加法器为例,研究如何利用该模型对电路的VLSI实现结构进行评估、优化;理论分析的结论与电路的实现结果吻合,验证了该方法的有效性. 相似文献
47.
48.
一种带有流水线追踪器的JTAG ICE调试电路设计 总被引:1,自引:1,他引:0
针对复旦大学自主开发的32位RISCCPU,设计了相应JTAG调试电路(In—Circuit Emulator)。为解决此RISCCPU中5级流水线导致的断点误停的问题,提出了一种新颖的带有分支预测功能的电路结构一“流水线追踪器”。此JTAG调试电路与IEEE1149.1标准兼容,具有设置断点、单步、查看或修改CPU寄存器/内存空间、在线FLASH编程等多种功能。 相似文献
49.
50.