新型功率器件SON-LDMOS的设计和研究

本文提出了一种新型的对称式SON LDMOS功率器件.在对器件击穿电压进行解析分析的基础上,利用Silvaco TCAD仿真软件Atals验证了漂移区设计对器件击穿电压的影响,证明了峰值击穿电压的存在.并且对比分析了SON　LD-MOS与SOI LDMOS击穿电压和寄生电容方面的优势,研究表明SON LDMOSD在击穿电压上比SOI LDMOS器件提高了近3倍,并且其寄生电容也较小,这为SON LDMOS在功率方面的应用提供了部分理论支持.     

SEU/SET加固D触发器的设计与分析

针对D触发器的抗单粒子辐射效应加固,提出了一种新型的保护门触发器(GGFF)设计,使用两个保护门锁存器串接成主从触发器.通过Spice仿真验证了GGFF抗SEU/SET的能力,通过比较和分析,证明GGFF对于具有同样抗SEU/SET能力的时间采样触发器(TSFF),在电路面积和速度上占据明显优势.     

氮(氧)化硅湿法刻蚀后清洗方式的改进

在半导体制造工艺的湿法刻蚀中,用热磷酸刻蚀氮化硅和氮氧化硅是其中一个相对复杂又难以控制的工艺.在这个工艺中,热磷酸刻蚀后的去离子水(DIW)清洗更是一个非常重要的步骤.主要分析了由于去离子水清洗不当造成的表面缺陷的形成机理,并通过合理的实验设计和分析,给出了具体的解决方案.     

Cu-CMP后的坑状缺陷分析与解决方案

随着半导体技术的不断发展,集成电路的互连线尺寸不断减小,Cu-CMP已经成为深亚微米工艺中的重要技术.分析了由于研磨头固定环上的沟槽堵塞而造成的Cu-CMP后Cu金属坑状缺陷的产生机理,使用应用材料公司生产的Mirra Mesa Intergrated CMP System工艺设备,利用该设备上的研磨头喷头和芯片吸附装置上的平台冲洗部件,对采用双大马士革Cu工艺的图形化200mm实验芯片在Cu-CMP后设计了不同条件下高压力的去离子水冲洗芯片固定环的实验,给出一种优化了的研磨头清洗方案,从而减少了Cu-CMP后Cu金属坑状缺陷的产生.     

影响PSM工艺产品良率因素的研究

文章围绕实际工作中遇到的0.13μm Logic产品的良率问题展开。主要通过分析比较相位移掩膜工艺和传统铬膜工艺的优缺点,找出可能导致产品良率低的主要因素。最后集中分析光阻膜厚与关键尺寸大小的关系图。当关键尺寸小到0.13μm以下时,前层图形的影响对光阻膜厚的选择至关重要,进而对良率也有相应的影响。通过针对光阻膜厚的选择建立理论模型,并设计相关实验进行验证,最后得到结论。在研究过程中会用到一些与光刻相关的先进机器设备和软件。硬件方面包括光阻涂布和显影机、扫描式曝光机、关键尺寸量测机、显影后检查硅片表面宏观缺陷的机器、检查硅片表面微观缺陷的机器等等,软件方面包括设计尺寸的检查软件、光学邻近效应修正软件等。     

聚焦离子束对铌酸锂表面加工的形貌控制研究

聚焦离子束是一种高精度、无掩膜的先进微纳加工手段。本文以铌酸锂晶体为研究对象,利用聚焦离子束/电子束双束系统对铌酸锂表面进行图形刻蚀,研究了离子束重复次数/驻留时间、扫描方式、扫描步长及束流大小等刻蚀参数对图形加工造成的影响。结合利用扫描电子成像和原子力显微镜三维形貌测量,对不同参数下的刻蚀形貌进行观察分析。该研究为实现基于铌酸锂材料的超低损耗光存储、光传导器件提供了重要的工艺参考依据。     

等离子体去胶对低K材料损伤的问题研究

本文介绍了铜镶嵌工艺中的低K电介质材料和电介质刻蚀／去胶技术，研究了In—Situ等离子体去胶对低K电介质材料损伤的问题并提出了最大限度地减少去胶损伤的方法。     

石英玻璃刻蚀浅锥孔阵列的工艺研究

介绍了石英玻璃刻蚀浅锥孔的制备方法。通过紫外接触式光刻系统在石英玻璃上形成光刻胶浅锥孔阵列图案,用电感耦合反应离子刻蚀机(ICP-RIE)进行刻蚀。研究了光刻参数和蚀刻参数(气体流量、气体成分、腔压、ICP功率和偏置功率)对石英玻璃的刻蚀性能、表面轮廓、蚀刻速率和侧壁倾角的影响。结果表明:刻蚀气体种类对石英浅锥孔阵列刻蚀效果有显著影响,CF₄和Ar的组合气体所刻蚀的石英锥孔阵列的效果最佳,随着CF₄气体流量比的增加,石英刻蚀倾角先降低后又小幅增加,当刻蚀气体(CF₄∶Ar)流量比在5∶3时,石英刻蚀速率为0.154μm/min,光刻胶刻蚀速率为0.12μm/min,得到的石英浅锥孔倾角最倾斜。在其他刻蚀参数一定的情况下,ICP功率由600W升高至800W,石英刻蚀速率大幅降低,聚合物的沉积成为刻蚀工艺的主导;刻蚀石英的粗糙度R_q随着ICP功率的降低明显增加;RF功率升高时刻蚀石英的速率增加,R_q值增加后又降低,当RF功率升高至200W时,光刻胶发生碳化现象。可为石英玻璃微器件的制备提供工艺参考。     

双极值衬底电流对高压MOS器件退化的影响

基于0.18 μm高压n型DEMOS(drain extended MOS)器件,报道了在衬底电流,Isub两种极值条件下作高压器件的热载流子应力实验,结果发现器件电学性能参数(如线性区电流、开态电阻、最大电导和饱和漏电流)随应力时间有着明显退化.通过TCAD分析表明,这主要是由于持续电压负载引起器件内部界面态的变化和电子注入场氧层,进而改变了器件不同区域内部电场分布所致.同时模拟研究还表明,在,Isub第一极大值条件下应力所致的器件退化,主要是由器件漏/沟道耗尽区域的电场强度增加引起的;而在Isub第二极值条件下的应力诱发器件退化,则主要是由漏端欧姆接触附近的电场加强所致.     

TiNi／Si复合膜微驱动器原理及结构参数优化

应用有限元方法对TiNi/Si复合膜微驱动器的结构设计进行了分析，因TiNi和Si之间的热膨胀系数差别很大，溅射在Si(100)衬底上的TiNi膜，当从晶化的高温降下来时会积聚很大的热应力，这种微驱动器，就是利用了TiNi的形状记忆效应而引起的这些应力的释放与恢复从而引起复合膜的振动，图形化TiNi薄膜制成加热电阻条件为自加热电阻，可降低功耗，提高响应速度，简化结构， 但作为驱动单元的一部分，其图形化的结构参数对复合膜的挠度有很大的影响，通过结构参数优化，可使复合膜的中心挠度值达到最大，从而提高驱动器的性能。