基于AC-link协议的嵌入式音频解决方案分析与设计

提出了一种嵌入式音频解决方案,该方案基于AC-link协议,数字逻辑采用Verilog HDL设计,支持多通道存储器直接存取(Direct Memory Access,DMA)传送,驱动程序采用了双缓冲机制.对系统方案进行了分析,介绍了主要硬件模块的实现方法和驱动程序的设计思路,在此基础上以43万等效门实现了整个设计并通过验证.     

一种数字语音录放系统的SOPC实现

实现了一种数字音频录放系统,系统基于SOPC技术,将微处理器和多种控制接口模块集成在一片FPGA内部,具有传输效率高,灵活性好的优点.提出了语音录放系统的SOPC架构.介绍了硬件结构和驱动程序的设计方法,最后给出了系统仿真和验证结果.     

一种双采样6 bit 150MSPS CMOS折叠内插式ADC。

CMOS折叠预处理电路的带宽和失调是限制折叠内插式ADC的动态和静态特性的主要原因之一。所设计的ADC采用一种双采样保持电路降低了对折叠器的带宽要求,获得了优良的动态特性;提出一种改进结构的全平衡折叠电路,降低了折叠器本身的失调,同时改善了ADC的静态和动态特性。仿真结果表明:在输入信号频率74.1MHz、采样频率150M时SNDR为37.2dB;INL、DNL分别为0.5/0.6LSB。芯片采用1stSilicon0.25μmCMOS工艺流片,并用于10/100Base-TPHY芯片中,测试结果表明,该ADC能正常工作,功耗为135mW,芯片有效面积0.4mm2。     

一种12-b 125 kSPS全差分CMOS SAR A/D转换器

设计了一种基于1stSilicon0.25μmCMOS工艺的全集成SARA/D转换器。详细介绍了SARA/D转换器的基本原理、电路结构和仿真结果。该SARA/D转换器采用全差分结构,系统时钟频率为2MHz,精度12位,采样速率125kb/s,输入电压范围0～2.5V。在3.3V供电电压下,功耗为0.3mW,芯片有效面积为745μm×2000μm。     

双二次OTA-C连续时间滤波器

本文提出了一种双极型双二次OTA-C连续时间滤波器。其特点是改变输入接点即可得到低通、高通、带通和陷波特性。滤波器的特征频率ω_0和Q值可由外部电流或电压调节,且ω_0与外控电流成线性关系,有利于编程。整个电路由38个晶体管和三个电阻组成。文中详细分析了工作原理、电路结构,报导了SPICE模拟结果。该滤波器的芯片正在研制中。     

采用运算放大器的串联稳压器模型

由于集成运算放大器的性能日益提高,价格不断下降,许多仪器设备都用运算放大器来作稳压器的比较放大器.下面提出一种模型,用它可以很方便地求得这种稳压器的参数,并指出提高稳压器性能的途径.     

现代光通讯中的全集成CMOS限幅器及场强指示电路

针对各种光通信系统和射频通信系统中的应用,设计了一款限幅器及场强指示器(RSSI)电路,提出了一种新的直流漂移补偿方案,可使限幅器部分更加适合于全集成.对传统的RSSI电路作出了改进,大大提高了其工艺稳定性和温度稳定性.设计的限幅器具有72 dB的电压增益,可以对载波为1.5 MHz、带宽为1 MHz的中频信号进行放大;RSSI部分的动态范围为80 dBm,场强检测的误差小于±1 dB.     

一种低功耗高频CMOS峰值检测电路

给出了一个低功耗、高频CMOS峰值检测电路,可以用于检测射频信号和基带信号的峰值.该电路的设计基于中芯国际0.35μm标准CMOS工艺.理论分析和后仿真结果都表明,在工艺偏差以及温度变化条件下,当输入信号幅度在400mV以上时检测的误差小于2%,检测带宽可达10GHz以上,整个检测电路的静态电流消耗低于20μA.     

△-∑A/D转换器中数字下变频解调器的设计与实现

从集成电路设计技术的角度,介绍了△-∑A／D转换器中数字下变频解调器的原理和集 成实现方法。采用CSD码,用CIC滤波器、半带滤波器,实现了16位△-∑A／D转换器中的抽取器。 对所设计的HDL代码进行了综合及仿真。结果表明,设计达到了精度要求,且具有速度快、面积小 的特点。     

开关电流双二次滤波器的设计

提出了一种开关电流双二次滤波器的设计方法 ,用该方法所设计的滤波器的特征频率ω0 和品质因数Q只与 MOS管的尺寸之比有关。通过调整 MOS管的尺寸可改变滤波器的参数 ,电路级仿真表明所提设计方法正确。