射频锁相环型频率合成器的CMOS实现

本论文实现了一个射频锁相环型频率合成器,它集成了压控振荡器、双模预分频器、鉴频鉴相器、电荷泵、各种数字计数器、数字寄存器和控制电路以及与基带电路的串行接口.它的鉴频鉴相频率、输出频率和电荷泵的电流大小都可以通过串行接口进行控制,还实现了内部压控振荡器和外部压控振荡器选择、功耗控制等功能,这些都使得该频率合成器具有极大的适应性,可以应用于多种通信系统中.该锁相环型频率合成器已经采用0.25μm CMOS工艺实现,测试结果表明,该频率合成器使用内部压控振荡器时的锁定范围为1.82GHz~1.96GHz,在偏离中心频率25MHz处的相位噪声可以达到-119.25dBc/Hz.该频率合成器的模拟部分采用2.7V的电源电压,消耗的电流约为48mA.     

一种新型的高性能CMOS电流比较器电路

分析了目前几种高性能连续时间CMOS电流比较器的优缺点,提出了一种新型CMOS电流比较器电路．它包含一组具有负反馈电阻的CMOS互补放大器、两组电阻负载放大器和两组CMOS反相器．由于CMOS互补放大器的负反馈电阻降低了它的输入、输出阻抗,从而使电压的变化幅度减小,所以该电流比较器具有较短的瞬态响应时间和较快的速度．电阻负载放大器的使用减小了电路的功耗．利用1.2μm CMOS工艺HSPICE模型参数对该电流比较器的性能进行了模拟,结果表明该电路的瞬态响应时间达到目前最快的CMOS电流比较器的水平,而功耗则低于这些比较器,具有最大的速度/功耗比．此外,该CMOS电流比较器结构简单,性能受工艺偏差的影响小,适合应用于高速/低功耗电流型集成电路中．     

WLAN（无线局域网）芯片组的研究与发展

本文介绍目前在国际上流行的几种典型的WLAN芯片组，如超外差式接收器、零中频接收器和低中频接收器等。讨论了它们的工作原理、设计思想、性能特点和存在的问题。也简要介绍了我们在WLAN芯片组方面所做的研究与开发工作。最后介绍国际上最新的多频带／多模WLAN芯片组的进展情况，并讨论了今后发展趋势。     

STUDIES ON PROGRAMMING FEATURES AND METHODS OF FLOATING GATE MOSFET AS ANALOG MEMORY FOR SYNAPTIC WEIGHTS IN NEURAL NETWORKS

The features of the floating gate devices as analog memory have been investigatedexperimentally.Programming properties of the devices,compatibility and endurance of program-ming,and programming methods are presented in this paper.The results illustrate that thedevice can be used to store the analog weights for the neural networks,and the method that thestored value is adjusted continuously to approach to a given analog values is a rather practicalmethod for storing weights of neural networks.     

一种改进的高分辨精度的CMOS电流型排序电路

提出了一种改进的高分辨精度的CMOS电流型排序电路.该电路不需要偏置信号,简化了系统设计.其电路结构简单,便于扩展.利用平均值电路、减法电路、WTA电路和控制电路,可以使该排序电路在大输入电流下依然保持高性能.它已经采用0.8μm标准CMOS工艺成功制作.芯片面积为2.38mm×2.00mm(核心电路面积仅为1.12mm×0.52mm).测试结果表明该排序电路动态范围大、分辨精度高、准确度好、功耗低,可以广泛地应用于中值滤波、模式识别、神经网络、模糊逻辑等信号处理领域,具有很高的应用价值.     

采用遗传算法的一种可重构ANN的电路设计

提出了一种新型的 sigm oid函数发生器 .它不仅简单、快速 ,与理想 sigm oid函数的拟合程度好 ,而且可实现阈值和增益因子的编程 ,因而有很大的应用范围和良好的应用前景 .设计了神经元以及 Gilbert乘法器、数字存储器、 D/ A转换器等神经网络的基本单元 .说明了遗传算法 (GA)作为人工神经网络 (ANN)学习算法的有利因素 .利用上述电路 ,采用 GA,设计了可重构 ANN.对各单元电路和整个 ANN都用标准 1.2 μm CMOS工艺的第 47级模型进行了 HSPICE模拟 .结果表明它们的功能正确、性能优良 .     

应用于无线收发机前端的片上螺旋型电感的研究

这篇文章探讨了在现在的标准工艺条件下片上集成电感的设计和分析问题,包括片上螺旋型电感的有关版图、损耗机制、模型和参数提取问题,最后以一种被学术界广泛接受的模拟工具对电感的有关设计进行了模拟,给出了模拟结果,并进行了分析,给出了设计片上电感应遵循的原则.随着工艺技术和人们对电感的寄生效应的认识的加深,可以相信片上集成电感在高频电路中的应用将越来越广泛.     

一种学习速率自适应的可编程片上学习BP神经网络电路系统的设计

设计了一种学习速率自适应的可编程片上学习BP神经网络电路系统.整个系统由前向网络、误差反传网络两部分组成.提出了一种新型的可编程S型函数及其导数的发生器电路.它不仅产生S型函数,完成非线性I－V转换;还利用前向差分法,产生S型函数的导数.这两种函数不仅与理想函数的拟合程度很好,而且易实现对阈值和增益因子的编程.为提高BP神经网络片上学习的收敛速度,还提出了学习速率自适应电路.本文采用标准1.2μm CMOS工艺的模型参数,对整个系统进行了sin(x)函数拟合等模拟实验,验证了该片上学习BP神经网络的优越性能.     

一种新的可编程、可扩展的Hamming神经网络

提出了一种新的可编程、可扩展Hamming神经网络。它采用电流镜计算待识模式与标准模式的匹配度。然后,通过电流型排序电路进行匹配度的排序操作并输出识别结果。该Hamming神经网络中的标准模式模板是可编程的,以满足不同场合的应用要求。另外,该网络芯片在规模上可以很容易地进行扩展,这较大地提高了该处理芯片应用的灵活性。由于网络电路中模拟部分完全采用电流型电路,使其可完全直接采用标准数字CMOS工艺进行制作,并易于模/数混合集成。已经采用单层金属、单层多晶的2pm N阱标准数字CMOS工艺成功地制作了该Hamming网络中的核心单元电路芯片,测试结果表明,该核心单元电路芯片的性能很好,完全可以满足处理器的性能要求。     

一种可编程、可扩展的新型模式识别模糊处理器

本文提出了一种可编程、可扩展的新型模式识别模糊处理器.在该处理器中,隶属函数可以根据需要进行编程,以满足不同应用场合的要求.另外,处理器芯片在规模上可以很容易地进行扩展应用,提高了处理器的灵活性.我们采用单层金属、单层多晶的2μm N阱标准数字CMOS工艺成功地制作了该模糊处理器中的核心单元电路芯片.