多相DC-DC主板电源控制器的设计

采用1.2μmBiCMOS工艺设制了多相控制器电路.测试结果表明,该控制器符合Intel公司为P4处理器电源制定的VRM9.0标准.     

一种改进的电流型排序电路

本文提出了一种改进的电流型排序电路．该电路排序功能好,电路的结构简单、灵活．我们采用２μｍＮ阱标准数字ＣＭＯＳ工艺成功制作了该排序电路．实验结果表明,该电路具有较高的精度和分辨率,可以广泛地应用于多种领域,具有较高的实用价值     

一种新的可编程、可扩展的Hamming神经网络

提出了一种新的可编程、可扩展Ｈａｍｍｉｎｇ神经网络．它采用电流镜计算待识模式与标准模式的匹配度．然后,通过电流型排序电路进行匹配度的排序操作并输出识别结果．该Ｈａｍ－ｍｉｎｇ神经网络中的标准模式模板是可编程的,以满足不同场合的应用要求．另外,该网络芯片在规模上可以很容易地进行扩展,这较大地提高了该处理芯片应用的灵活性．由于网络电路中模拟部分完全采用电流型电路,使其可完全直接采用标准数字ＣＭＯＳ工艺进行制作,并易于模／数混合集成．已经采用单层金属、单层多晶的２μｍＮ阱标准数字ＣＭＯＳ工艺成功地制作了该Ｈａｍ     

Circuit Design of On-Chip BP Learning Neural Network with Programmable Neuron Characteristics

A circuit system of on chip BP(Back-Propagation) learning neural network with pro grammable neurons has been designed,which comprises a feedforward network,an error backpropagation network and a weight updating circuit. It has the merits of simplicity,programmability, speedness,low power-consumption and high density. A novel neuron circuit with pro grammable parameters has been proposed. It generates not only the sigmoidal function but also its derivative. HSPICE simulations are done to a neuron circuit with level 47 transistor models as a standard 1.2tμm CMOS process. The results show that both functions are matched with their respec ive ideal functions very well. The non-linear partition problem is used to verify the operation of the network. The simulation result shows the superior performance of this BP neural network with on-chip learning.     

Low Power Design of High Speed CMOS Pulse Stream Neuron Circuit

A new pulse stream neuron circuit is presented, which can be obtained in the digital CMOS process and combines both the merits of digital circuits and analog ones. The output is expressed by the frequency of the pulses with transfer characteristic, which is correspondent with the ideal sigmoid curve perfectly. Moreover, the pulse-active strategy is introduced into the design of this CMOS pulse stream neuron circuit for the first time in order to reduce the power dissipation, which is applicable to the low-power design of mixed-signal circuits,too. A simple technical process and compact architecture make this circuit work at a higher speed and with lower power dissipation and smaller area.     

一种改进的高精度电流型排序电路

提出了一种改进的高精度电流型排序电路.它的结构复杂性仅为O(N),便于扩展;动态范围大;它是自适应的,工作点由输入电流确定,故不需要偏置信号,这对作为通用器件使用的排序电路来说是很重要的.通过利用平均值电路、减法电路、WTA电路和控制电路,可以使该电路在大输入电流下依然保持高性能.HSPICE模拟表明该电路具有高准确性、高精度、低功耗的特点.它能用标准数字CMOS工艺来实现,可以被应用于很多领域,具有很高的应用价值.     

CMOS双带低噪声放大器

描述了基于CMOS工艺的双带低噪声放大器的设计,其目的是用单个低噪声放大器取代双带收发机(如符合IEEE 802.11a和802.11b/g标准的WLAN)中的两个单独的低噪声放大器.讨论了输入功率和噪声的双带同时匹配以及负载对增益的影响.芯片的加工工艺是0.25μm CMOS混合及射频工艺.并总结和分析了芯片的测试结果.     

一种新的高性能开关电容排序电路

本文首次提出了一种高性能的开关电流型排序电路．它采用开关电流镜跟踪／保持输入信号，通过全对称的ＷＴＡ（Ｗｉｎｎｅｒ－Ｔａｋｅ－Ａｌ）电路网络求最大，最后分时输出排序结果．该电路结构简单、灵活，规模易扩展．ＰＳＰＩＣＥ模拟结果表明，该电路的输出电流相对于输入电流的偏差小，最大偏差为５μＡ；排序电路有较高的分辨精度，在５μＡ以内．由于采用开关电流技术，该电路完全同数字ＣＭＯＳ工艺相兼容，易于ＶＬＳＩ实现     

采用平均电流共享的多相DC—DC控制器

为了解决新一代微处理器对大电流(40～100A)、低电压(1.1～1.85)和快速的瞬态相应要求，我们设计了一种新的多相PWM DC—DC控制器，在多相控制器中，关键的问题是如何平均各相电流，平均电流共享是各种电流共享方法中最好的。多相控制器通过平均分配功率和电流，可以采用更小的功率MOS管，同时可以减小电源的输入和输出滤波电容。该电路采用1.2μm BiCMOS工艺。测试结果表明，该控制器符合Intel公司为P4处理器电源制定的VRM9.0标准。     

WLAN（无线局域网）芯片组的研究与发展

本文介绍目前在国际上流行的几种典型的WLAN芯片组，如超外差式接收器、零中频接收器和低中频接收器等。讨论了它们的工作原理、设计思想、性能特点和存在的问题。也简要介绍了我们在WLAN芯片组方面所做的研究与开发工作。最后介绍国际上最新的多频带／多模WLAN芯片组的进展情况，并讨论了今后发展趋势。