排序方式: 共有40条查询结果,搜索用时 515 毫秒
31.
高效率低谐波失真E类射频功率放大器的设计 总被引:1,自引:0,他引:1
引言
近年来,随着无线通讯的飞速发展,无线通信里的核心部分——无线收发器越来越要求更低的功耗、更高的效率以及更小的体积,而作为收发器中的最后一级,功率放大器所消耗的功率在收发器中已占到了60%~90%,严重影响了系统的性能。所以,设计一种高效低谐波失真的功率放大器对于提高收发器效率,降低电源损耗,提高系统性能都有十分重大的意义。 相似文献
32.
针对源漏诱生应变Ge沟道p-MOSFET的发展趋势,开发了一种基于离子注入与快速热退火的GeSn合金生长新技术,并进行了二次离子质谱、X射线衍射、透射电子显微镜和方块电阻等测试.结果表明,采用快速热退火,可将单晶Ge衬底中的Sn原子激发至替位式位置,形成GeSn合金.当退火温度为400℃时,Sn原子激活率为100%,其峰值浓度固定为1×1021 cm-3,与Sn的初始注入剂量无关.该技术与现有CMOS工艺兼容,附加成本低,适用于单轴压应变Ge沟道MOSFET的大规模生产. 相似文献
33.
设计了一种应用于模数转换的高精度带隙基准电压源和电流源电路,利用温度补偿技术,该电路能分别产生零温度系数的基准电压VREF、零温度系数的基准电流IZTAT。仿真结果显示,采用标准0.18μm CMOS工艺,在室温27℃和2.8 V电源电压的条件下,电路工作频率为10 Hz和1 kHz时,电源抑制比(PSRR)分别为–107 dB和–69 dB,VREF及IZTAT的温度系数分别是20.6×10–6/℃和40.3×10–6/℃,功耗为238μW,可在2.4~3.6 V电源电压范围内正常工作。 相似文献
34.
35.
基于有源开关电容网络二阶系统最小建立时间(MST)理论和阶跃响应分析,提出了一种用于Folded-Cascode放大器的频率补偿新方法,即通过MOS电容引入时钟馈通以调整电路阻尼因子η,使其达到MST状态,从而实现快速建立.研究结果表明,补偿后放大器的建立时间缩短了22.7%;当负载电容从0.5变化至2.5pF,其建立时间从3.62ns近似线性地增长到4.46ns;将采用该补偿方法的放大器应用于可变增益(VGA)系统,当闭环增益变化时,仅需调整MOS电容值仍可实现对应状态下的快速建立. 相似文献
36.
本文针对应变NMOSFET提出了一种基于槽型结构的应力调制技术。该技术可以利用压应变的CESL(刻蚀阻挡层)来提升Si基NMOSFET的电学性能,而传统的CESL应变NMOSFET通常采用张应变CESL作为应力源。为研究该槽型结构对典型器件电学性能的影响,针对95 nm栅长应变NMOSFET进行了仿真。计算结果表明,当CESL应力为-2.5 GPa时,该槽型结构使沟道应变状态从对NMOSFET不利的压应变(-333 MPa)转变为有利的张应变(256 MPa),从而使器件的输出电流和跨导均得到提升。该技术具有在应变CMOS中得到应用的潜力,提供了一种不同于双应力线(DSL)技术的新方案。 相似文献
37.
为制作应变硅MOS器件,给出了一种制备具有高表面质量和超薄SiGe虚拟衬底应变Si材料的方法。通过在Si缓冲层与赝晶Si0.8Ge0.2之间设置低温硅(LT-Si)层,由于失配位错限制在LT-Si层中且抑制线位错穿透到Si0.8Ge0.2层,使表面粗糙度均方根值(RMS)为1.02nm,缺陷密度系106cm-2。又经过P+注入和快速热退火,使Si0.8Ge0.2层的应变弛豫度从85.09%增加到96.41%,且弛豫更加均匀。同时,RMS(1.1nm)改变较小,缺陷密度基本没变。由实验结果可见,采用LT-Si层与离子注入相结合的方法,可以制备出满足高性能器件要求的具有高弛豫度、超薄SiGe虚拟衬底的高质量应变Si材料。 相似文献
38.
基于能量平衡条件,结合低温硅(LT-Si)剪切模量小于SiGe的实验结果,从螺位错形成模型出发,给出了基于LT-Si技术的赝晶SiGe应变弛豫机理.该机理指出,赝晶SiGe薄膜厚度小于位错形成临界厚度,可通过LT-Si缓冲层中形成位错释放应变;等于与大于临界厚度,位错在LT-Si层中优先形成,和文献报道中已观察到的实验结果相符合.同时,实验制备了基于LT-Si技术的弛豫Si0.8Ge0.2虚拟衬底材料.结果显示,位错被限制在LT-Si缓冲层中,弛豫度达到了85.09%,且在Si0.8Ge0.2中未观察到穿透位错,实验结果证实了赝晶Si0.8Ge0.2是通过在LT-Si缓冲层形成位错来释放应变的弛豫机理.
关键词:
低温硅
赝晶锗硅
弛豫机理
位错理论 相似文献
39.
提出了一种两倍增益高线性、高速、高精度采样/保持电路。该采样/保持电路通过对输入信号实现两倍放大,改善了高频非线性失真;一种新型的消除衬底偏置效应的采样开关,有效地提高了采样的线性度;高增益和宽带宽的折叠共源共栅运算放大器保证了采样/保持电路的精度和速度。整个电路以0.35μm AMS Si CMOS模型库验证。模拟结果显示,在输入信号为49.21875MHz正弦波,采样频率为100 MHz时,增益误差为70.9μV,SFDR可达到84.5 dB。 相似文献
40.