长线网预处理的过点分配算法

提出了一个长线网预处理的过点分配算法.该算法不仅考虑了过点和物理连接端的连接费用、总体布线单元边界上不同过点之间的互斥费用,而且考虑了同一线网不同过点之间的错位费用.实验结果表明,该算法极大地提高了详细布线阶段的布线质量和速度,特别是对于长线网而言,效果更为显著.     

一个小型机上的通用电路分析程序——GCAPN

电路分析技术是电路设计工作者有力的助手。在小型机上实现电路分析程序将更有利于它的普及和推广,可为更多的电路设计工作者使用.本文介绍的GCAPN是配置在配有磁盘操作系统 RDOS的 DJS-130机或 NOVA机上的通用电路分析程序,该机具有 64 K字节的内存. GCAPN具有一个直观易学的输入语言,采用“改进节点法”列方程,用稀疏矩阵技术和隐式变步长的积分法来求解方程,在数据结构和软件技术上采用了适于小型机特点的方法.GCAPN中还备有MOS和双极型晶体管的模型.用CCAPN可进行直流、交流和瞬态分析.     

标准单元模式下的一种快速增量式布局算法

增量式布局是适应高性能设计要求的一种新的布局模式 .它针对电路更改 ,局部地调整单元位置 ,重新获得合理的布局 .本文提出了一种标准单元模式下的快速增量布局算法 .算法采用单元行划分的方法处理布局约束 ,然后将布局调整归结为单元依次插入单元行的问题 ,并构造了一个数学规划求解最佳的插入方案 .同时提出了复杂度为O(n)的双对角线搜索法求解这个特殊的数学规划 .实际电路测试表明算法高效而稳定 ,比简单的启发式算法快十倍 ,并使布局修改减少 2 0 %以上     

FAME:一个标准单元模式下基干最小割和枚举的快速详细布局算法

随着制造工艺的快速进步,超大规模集成电路的物理设计技术在速度和质量上面临很大挑战.提出了一个快速详细布局算法以适应这种要求.算法继承总体布局得到的单元全局最佳位置,然后采用局部优化将单元精确定位.FM最小割和局部枚举方法分别用于优化Y和X两个方向的连线长度,这两个方向的优化在同一迭代过程中交替进行.另外,采用改进的枚举策略加速算法,对于有障碍和宏模块情况下的布局也加以讨论.实例测试结果表明,FAME的运行速度比RITUAL快4倍,并使总连线长度平均减小5%.     

未来十年VLSI布图技术的新挑战

1999年4月底,在美国举行了第三届国际布图设计学术讨论会,会议就未来10年布图设计的需求和发展趋势进行了深入讨论,会上SRC提出了“未来十年VLSI布图技术的十大问题”,作为大学、研究机构和工业界的主要研究课题和产品开发方向。SRC是包括一些美国主要半导体公司,如Intel、IBM、Na－tlOn。Iseml。OnduCtor和LSILOgiC等联合组成的超大规模集成电路计算机辅助设计（VLSICAD）技术研究项目的管理机构。为什么会提出这10个问题？首先,我们看一看未来10年的半导体工艺发展情况。下表给出从1997－2009年世界集成电路工艺发展趋…     

考虑拥挤度和性能的全芯片可控布线系统框架

提出一个全新的全芯片可控布线系统框架,同时考虑布线拥挤度和芯片性能.为了在总体布线和详细布线之间架起桥梁,该框架把总体布线和详细布线集成起来,交互进行,每完成一个线网的布线,都及时对布线资源进行更新,由此可以得到精确的资源估计结果,有利于指导后续总体布线决策.该系统框架的主要特征包括快速的基于模式的和基于外框约束下最短路算法的总体布线器、基于迷宫算法的拥挤度驱动的详细布线器以及在两个布线器之间很好的交互性.在该布线系统框架中,为了优化电路性能,在布线中关键线网被赋予更高的优先级.同时,为了优化不同的布线目标,可以采用不同的线网排序策略.该布线系统框架在一套公用的测试电路上完成测试,并与之前提出的多级布线系统框架进行比较,实验结果表明,文中提出的布线系统框架在电路性能、布通率和运行时间方面都取得了很大改进.     

基于分阶段LFF策略的大规模模块布局方法

提出了一种用于求解大规模VLSI模块布局问题的确定性方法.该方法在"最小自由度优先"原则的基础上,模拟人工布局过程提出了"分阶段布局"的思想.分阶段布局就是将布局过程按照布局完成的比例划分成若干个阶段,再将各种启发式策略适当地应用到各个阶段中,从而改善算法的整体性能.理论上,算法的时间复杂为(N1+N2)O(n2)+N3O(n4lgn),其中N1,N2,N3为各个阶段的模块数目,N1+N2+N3=n,且N3＜＜n,比原有的最小自由度优先算法复杂度O(n5lgn)小很多.实验结果也表明该方法很有潜力.     

一种新的基于结群的混合模式划分方法

提出一种专用于带有预设计模块的混合模式布局的划分算法.它基于扩展的MFFC结群算法,结合自下而上的结群和自上而下的划分为一体进行混和模式下的划分.这样不仅可以使划分能够考虑电路本身的逻辑依赖,而且可以得到很好的"最小割"划分结果.实验结果表明,这种划分算法在层次式混合模式布局流程里起到了显著的作用.将此算法和当今国际上著名的划分包HMETIS 进行比较,结果表明此算法有一定的优势.     

信号流驱动的模拟电路版图综合方法

提出了一种新的基于信号流分析的模拟电路版图综合方法.电路分析子系统采用新提出的信号流分析方法再结合已有的电路拓扑分析和电路灵敏性分析方法生成布图约束控制电路性能的衰减.由于考虑了电路中有关信号流的启发式信息,该方法的复杂性较一般的纯粹性能驱动方法小.然后分别在器件生成子系统、布图子系统和布线子系统中实现这些约束,使得这些约束在最容易实现的阶段得到满足.实际的电路例子已经证明了这一方法可以获得出色的电路性能.     

SOC布图设计中的互连优化算法

使用Elmore时延模型,对二端连线的缓冲器插入方法进行了详细的讨论.给出了最小时延下,缓冲器的最佳数量和位置;同时给出了在一定时延约束条件下的缓冲器的最小数量及位置;并在典型的0.18μm工艺参数条件下进行了测试.测试结果显示,缓冲器插入方法可以显著地减小线上的时延,而且缓冲器的数目将随着时延约束的放宽而迅速下降.当时延约束仅比最优时延多5%时,插入的缓冲器数目就降到了最佳缓冲器数的70%左右,这一结果对缓冲器插入算法具有普遍的指导意义.