一种改进输入时钟的EEPROM电荷泵设计

介绍了RFID无源电子标签中EEPROM的基本结构与工作原理。分析了NMOS管Dickson电荷泵及其由NMOS管构成的栅压自举电荷泵的特点与不足。针对当前电荷泵存在的电荷倒流、体效应问题,设计了一种改进输入时钟的电荷泵电路。通过对比仿真后发现,改进设计的电荷泵能减少电荷倒流、提高传输效率。已成功应用于RFID芯片的EEPROM中。     

植入式生物医学电子的UWB无线通信可行性建模研究

为考察超宽带(UWB)实现植入式生物医学电子设备无线通信的可行性及信道传播特性,基于男性活体CT及MRI切片图像,构建了一个频率范围在1～10.8 GHz的高分辨率三维人体电磁模型,考虑了85种不同人体组织或器官的电磁特性参数;将模型嵌入基于有限积分法(FIT)的三维电磁仿真软件进行电磁计算,考察电磁波在人体内的路径损耗及比吸收率特性。实验结果表明:该模型能较好地描绘真实人体的电磁特性,信号在人体内的衰减随频率的升高及植入深度的加深而加重;在植入深度达160mm时,3.5 GHz信号的路径损耗为75 dB;参考功率为27 dBm时,人体对3.5 GHz信号的比吸收率在安全值范围内;证实了采用UWB频段内的3.5 GHz实现植入式生物医学电子无线通信的可行性和安全性。     

一种低压低相位噪声的C类VCO

提出了一种低压低相位噪声的C类VCO电路。低压条件下,基于振幅反馈环的C类VCO存在振幅小、相位噪声差的问题,可以通过移除尾电流源、增加低通滤波器等方式来改善相位噪声。基于SMIC 0.18 μm CMOS工艺,采用Cadence Spectre EDA软件对VCO进行仿真。结果表明,当载波频率为2.27 GHz时,在1 MHz频偏处VCO的相位噪声为-126 dBc/Hz,在供电电压为0.9 V时,功耗仅为2.5 mW,FOM值为-189 dBc/Hz。     

一种高速高精度动态比较器

提出了一种应用于逐次逼近模数转换器的高速高精度比较器。该比较器由2级预放大器、1级锁存比较器以及缓冲电路构成。在前置预放大器中采用共源共栅结构、复位和箝位技术,提高了比较器的精度和速度,降低了功耗。在锁存比较器中引入额外的正反馈路径,提高了响应速度,降低了功耗。将锁存比较器输入对管与锁存结构隔离,降低了踢回噪声的影响,提高了比较器的精度。比较器基于SMIC 0.18 μm CMOS工艺进行设计与仿真。仿真结果表明,在1.8 V电源电压、800 MHz时钟下,比较器的精度为50 μV,传输延迟为458 ps,功耗为432 μW,芯片面积仅为0.009 mm²。     

一种高速低功耗双电流锁存比较器

提出了一种应用于低电源电压的改进型高速超低功耗双电流动态锁存比较器。在不增加电路复杂度的情况下,通过在传统双电流动态比较器中增加一条额外的放电途径,使得比较器能够快速地从复位状态进入到再生阶段,缩短了整个过程的延迟时间,更重要的是扩宽了输入共模范围,同时降低了延迟时间对共模输入电压的依赖性。电路基于SMIC 0.18 μm CMOS工艺进行设计与仿真,仿真结果表明,在时钟频率为1 GHz,输入电压差为5 mV时,延迟时间为294 ps,功耗仅为52 μW。     

一种高性能全差分双环路VCO的设计

设计了一种基于SMIC 0.18μm RF 1P6MCMOS工艺的高性能全差分环形压控振荡器(ring-VCO),采用双环连接方式,并运用交叉耦合正反馈来提高性能。在1.8V电源电压下对电路进行仿真,结果表明:1)中心频率为500MHz的环形VCO频率调谐范围为341～658MHz,增益最大值Kvco为-278.8MHz/V,谐振在500MHz下VCO的相位噪声为-104dBc/Hz@1MHz,功耗为22mW;2)中心频率为2.5GHz的环形VCO频率调谐范围为2.27～2.79GHz,增益最大值Kvco为-514.6MHz/V,谐振在2.5GHz下VCO的相位噪声为-98dBc/Hz@1MHz,功耗为32mW。该VCO适用于低压电路、高精度锁相环等。     

1024QAM调制解调系统的FPGA实现

在MQAM调制解调原理的基础上重点介绍了如何利用DSP Builder实现1024QAM调制解调系统模型以及对模型进行算法级仿真和生成VHDL代码,以及与第三方软件结合生成的VHDL代码如何下载到FPGA器件中进行验证.     

"半导体集成电路"课程建设与教学实践

教学改革的核心是教学内容与课程体系的改革。为了加强基础,拓宽专业面,必须对课程体系进行优化调整。本文针对我校微电子学本科专业的课程体系,重点介绍“半导体集成电路“课程建设;首先介绍了“半导体集成电路“课程建设的指导思想,然后阐述了课程建设的内容和实施情况,最后对课程建设的效果进行了简要的分析和总结。通过三届本专业学生的教学实践,收到了较好的效果。     

TH-UWB通信系统数字接收机的芯片设计

设计了一种结构简单的UWB通信系统单用户数字接收机芯片。分析了跳时脉位调制(TH-PPM)超宽带信号的产生原理,在传统TH-UWB相关接收模型的基础上,采用一种结构简单且易于数字相关处理的接收机。该结构能有效降低接收机的复杂度。采用Cadence的Spectre仿真工具,对设计的电路和版图进行了仿真。后仿真结果表明,系统可正确地恢复信息码。设计的数字接收机采用SMIC 0.18μm标准CMOS工艺,工作电压为1.8 V。     

采用噪声消除技术的3-5GHz CMOS超宽带LNA设计

设计了一种适用于超宽带无线通信系统接收前端的全集成低噪声放大器.该放大器以经典窄带共源共栅低噪声放大器为基础,通过加入并联负反馈电阻以扩展带宽,采用噪声消除技术优化噪声系数.低噪声放大器基于SMIC 0.18-μmRF CMOS工艺进行设计与仿真,仿真结果表明,在3-5 GHz的频带范围内,S11小于-13 dB,S22小于-11.8 dB,S21大于17.3dB,S12小于-32 dB,增益平坦度小于0.7 dB,最大噪声系数为2.9 dB,输入三阶截断点为-12.9 dBm.采用1.8 V电源供电,电路总功耗约为20.5 mW.