低功耗变频PFC转换器的研究

基于SinoMOS 1µm 40V CMOS工艺,设计实现了一种新颖的低功耗变频PFC转换器。电路采用多矢量误差运放和可编程锯齿波振荡器结构,以获得可调频率,为PFC系统提供了快速的动态响应和精确的输出电压嵌位,同时实现了低功耗。系统能够根据外接负载的变化情况而线性调整电路的工作频率,保证PFC芯片工作在变频模式下,因此当负载变化时,整个电源系统的功率损耗能有效降低,从而提高有用功率。测试结果表明：系统正常工作频率为5~6kHz,启动电流36µA,稳定工作电流2.43mA,功率校正因数值为0.988,线性调整率小于1%。理论和实际结果均显示整个电源系统的功耗被有效降低,尤其当负载变化时。芯片有效面积为1.61mm×1.52mm。     

一种用于SAR ADC开关电容比较器的失调消除技术

论文阐述了一种用于逐次逼近ADC开关电容比较器的失调消除技术。采用预放大加再生锁存的比较结构,基于0.18μm 1P5M CMOS工艺设计实现了一种伪差分比较器。通过采用前级预放大器输入失调消除技术以及低失调再生锁存技术进行设计,整个比较器的输入失调电压小于0.55mV。通过采用预放大加再生锁存的比较模式,整个比较器的功耗有效减小,不足0.09mW。在电源电压为1.8V、ADC采样速率为200kS/s、时钟频率为3MHz的情况下,比较器能达到13位的转换精度。最后,通过设计讨论、后仿真分析及其在一种10位200kS/s的触摸屏SAR ADC中的成功应用验证了本文比较器的实用性和优越性。     

基于CMOS开关电容技术的CAS解调电路设计

基于双二阶CMOS开关电容滤波器和隔离串联技术,应用抗混叠滤波技术和平滑滤波技术,采用UMC 0.5μm CMOS工艺实现了CAS解调电路的设计,并保证了解调的灵敏度。仿真和设计结果表明,该解调电路具有良好的稳定性和灵敏度,能应用于各种通信模拟解调集成电路设计。     

折叠内插式模/数转换器误差补偿技术研究

分析了高速折叠内插式ADC结构和各种影响ADC性能的因素，基于自动调零技术原理，在前置放大器与折叠放大器之间引入差分对，实现放大器失调电压的补偿。基于补偿技术，实现了8位补偿的折叠内插式ADC，采用Star-Sim对8位补偿ADC进行仿真，仿真结果与典型的8位ADC进行比较，证明了自动调零补偿技术能明显改善折叠内插式ADC的线性误差，也可适合应用于其它高速ADC的误差补偿。     

一种低压CMOS衬底驱动共源共栅电流镜

基于PMOS衬底驱动技术设计了低压PMOS衬底驱动CMOS共源共栅电流镜电路(BDCCM),并讨论分析了其输入阻抗、输出阻抗和频率特性。BDCCM的最低输入压降要求只有0.4V,但是其输入输出线性度和频率带宽要比传统的共源共栅电流镜低,是低频低压CMOS模拟集成电路设计的新型高性能共源共栅电流镜。     

基于System C的多处理器片上系统软硬件协同仿真

给出了基于SystemC的处理器片上系统(System On a Chip)的协同仿真的两种方法.并通过对系统的仿真,对两个方法进行了对比,给出了在仿真间隔时间、速度和其他性能之间的比较.对目前SOC的软硬件协同设计验证有一定的实际意义.     

一种基于衬底驱动PMOS晶体管的低压共源共栅电流镜

基于衬底驱动PMOS晶体管设计了低压PMOS衬底驱动CMOS共源共栅电流镜电路(BDCCM),并讨论分析了其输入阻抗、输出阻抗和频率特性.基于TSMC 0.25μm 2P4M CMOS工艺的仿真和测试结果说明,BDCCM的最低输入压降要求只有0.3V,但是其输入输出线性度和频率带宽要比传统的共源共栅电流镜低,是低频低压CMOS模拟集成电路设计的新型高性能共源共栅电流镜.     

PWM降压型DC/DC转换器的高层次模型

基于Simulink采用状态矢量加权线性化方法建立了3A/150kHz降压型电流控制PWM开关稳压电源的高层次模型,并根据系统模型,利用Hspice仿真工具,采用Sim-BCD2μm/36V双极工艺对模型进行了设计验证,在12V输入、5.0V2.0A输出条件下的测试结果表明,转换效率达90%以上,输出电压误差可控制在±4%之内。     

一种高速延时无关片上异步转同步通信接口的设计

该文提出一种可用于多核片上系统和片上网络的快速延时无关异同步通信接口,由在独特运行协议下工作的环形FIFO实现,可在支持多种数据传输协议的前提下,保证数据从异步模块到同步时钟模块的完整高速传输。在0.18 m标准CMOS工艺下,传输接口的延时为792 ps,平均能耗为4.87 pJ/request,可满足多核片上系统和片上网络芯片高速低功耗、鲁棒性强和重用性好的设计要求。     

A 10-bit 200-kS/s SAR ADC IP core for a touch screen SoC

Based on a 5 MSBs(most-significant-bits)-plus-5 LSBs(least-significant-bits) C-R hybrid D/A conversion and low-offset pseudo-differential comparison approach,with capacitor array axially symmetric layout topology and resistor string low gradient mismatch placement method,an 8-channel 10-bit 200-kS/s SAR ADC(successive-approximation -register analog-to-digital converter) IP core for a touch screen SoC(system-on-chip) is implemented in a 0.18μm 1P5M CMOS logic process.Design considerations for the touch sc...