实现MOSFET气体传感器甚高灵敏度的新方法

大家知道,通过不同器件的集成(例如不同交叉灵敏度的晶体管或温度测量用二极管),可以减小交叉灵敏度和温度灵敏度.除此之外,通过几个同类晶体管的集成,能够达到高的灵敏度.器件能够串联和并联连接,本文仅讨论了晶体管的串联使用.恒定模式驱动     

Garfield系列SoC芯片可测性设计与测试

随着生产工艺的进步和芯片复杂度的增加,SoC芯片的测试问题显得越来越重要,传统的测试方法已不能满足现在的设计要求.文章介绍了基于130 nm工艺的Garfield芯片可测性设计,包括边界扫描测试、存储器内建自测试、全速扫描测试和参数测试;分析了全速测试时钟的生成和测试压缩电路的实现.实验结果表明,该方案的故障覆盖率和压缩效率最高可达到97.39%和30%,符合工程应用要求.     

LDMOS器件热载流子退化特性测试中的电荷泵技术研究

A measuring technique based on the CP（charge pumping）method for hot-carrier degradation measurement of high voltage N-LDMOS is researched in depth.The impact of the special configuration on the CP spectrum and the gate voltage pulse frequency range which is suitable for high voltage N-LDMOS in CP measurements is investigated in detail.At the same time,the impacts of different reverse voltage applied on the source and drain electrodes and of the gate pulse shape on the CP curve change in N-LDMOS are also proposed and analyzed.The conclusions give guidance on measuring the density of interface states with experimental instructions and offer theoretic instructions for analyzing CP curves in high voltage N-LDMOS more accurately.     

高压pLEDMOS器件在不同应力条件下导通电阻的衰退及改进方法

实验测试结果揭示高压pLEDMOS器件在不同的应力条件下,导通电阻的衰退结果不同,半导体器件专业软件MEDICI模拟结果表明Si/SiO2表面的陷阱产生以及热电子的注入和俘获导致了高压pLEDMOS器件在不同的应力条件下产生不同的导通电阻衰退.文中同时提出了一种改进方法:用场氧代替厚栅氧作为高压pLEDMoS器件的栅氧,MEDICI模拟结果显示该方法可以明显降低/减缓高压pLEDMOS导通电阻的衰退.     

体硅LDMOS漂移区杂质分段线性注入模型研究

提出了体硅LDMOS漂移区杂质浓度分布的一种二维理论模型,根据该模型,如果要使带有场极板的LDMOS得到最佳的性能,那么LDMOS漂移区的杂质浓度必须呈分段线性分布.用半导体专业软件Tsuprem-4和Medici模拟证明了该模型十分有效,根据该模型优化得到的新型LDMOS的击穿电压和导通电阻分别比常规LDMOS增加58.8%和降低87.4%.     

高压功率LDMOS的场极板击穿电压分析

提高 LDMOS的一个关键步骤是加场极板以降低其表面击穿电压。文中分析了加场极板后的 LDMOS击穿电压模式 ,指出了场极板的分压作用和场极板边界的影响 ,得到了其击穿电压的计算公式并用实验验证了公式的正确性     

基于噪声分析的低抖动全数字锁相环的设计

设计了一个用于时钟产生的全数字锁相环(ADPLL),其数控振荡器(DCO)采用9级环形振荡器,每级延迟单元的延迟时间均是可调的,各级倒相器的尺寸经过精确设计.该电路基于SMIC 0.13μm CMOS工艺,采用1.2 V电源供电,整个芯片的面积为0.13485 mm2.示波器测试结果表明,锁相环的捕获频率范围为100～500 MHz,输出频率为202.75 MHz时,峰-峰值抖动为133 ps,RMS抖动为46 ps.     

听觉模拟的语音增强方法

本文通过分析听觉系统的信号提取方法,提出了适合于信号提取的动态多阈值的概念,并以此提出了实现语音增强的方法。实验结果表明,与传统的语音增强方法相比,听觉模拟的语音增强方法有更好的增强效果。     

一个集成电路可测性设计辅助软件——ASIC2000TA

随着集成电路工艺复杂性和规模复杂的提高,芯片测试变得越来越困难,而可测性设计可以用来简化测试,降低测试成本,但是可测性设计将加大设计的难度,必须通过可测性设计自动化来降低其难度,我们在九五国家攻关计划的支持下完成了一个集成电路的可测性设计的辅助软件－AISC2000TA,通过大量的实例分析证明该软件具有一定的实用性。     

随机掺杂波动引起的6T SRAM访问失效率分析

对6T SRAM的访问时间进行解析,得到在随机掺杂波动影响下6T SRAM访问时间的模型,结果与HSPICE仿真结果相符.通过分析偏置技术与访问失效率的密切关系,提出采用偏置技术降低存储单元访问失效率的方法.