用阱作高阻漂移区的LDMOS导通电阻的解析模型

分析了一个用阱作为耐高压漂移区的LDMOS的导通电阻，提出了带有场极板的高阻漂移区导通电阻的计算公式，改进了双扩散沟道导通电阻的计算公式. 针对一个LDMOS的例子做了计算，并将其与相同参数情况下用MEDICI软件模拟的结果作了对比. 结果表明两者相差仅5%，这说明所得公式可用于该类型LDMOS的分析和设计.     

一种带有IrDA功能的UART芯片的设计研究

本文介绍了一种通用异步收发器（UART）芯片的总体设计方案,重点讨论了其中的主要模块：波特率发生器、发送器、接收器及红外通信（IrDA)接口的设计,并用verilog硬件描述语言对近设计的芯片的功能进行了仿真验证。仿真结果表明我们设计的UART芯片达到了预定的设计要求。     

考虑准饱和效应的一种改进VDMOS物理模型

在考虑准饱和效应的情况下,给出了能够精确描述漂移区纵向电场对电子迁移率影响的微分方程,建立了包括用解析方法求解该方程、漂移区电压降求解方法等在内的一整套处理方法,并由此提出了VDMOS的一种改进物理模型.计算结果表明,与Kim Yeong-Seuk等人提出的模型相比,该改进模型在更大的工作电压范围内都具有较高的计算精度,特别是在VDMOS发生准饱和效应时,计算精度有较大程度的提高,更加符合MEDICI的模拟结果.     

GPS多径抑制方法的研究与实现

实际的全球定位系统(GPS)测量中,因为多径效应的影响而使定位精度降低.而环路滤波方法中的Strobe相关器可以有效抑制长多径,但对短多径常常无效.为克服此缺点,在传统Strobe相关器的基础上,细化对于同相多径的情况下建模,对于传统Strobe相关器的表达式进行修正,得到改进型Strobe相关器.接着结合SPIREN...     

一种用于数字控制DC-DC转换器的近似时间最优轨迹预测法

The purpose of this paper is to present a novel trajectory prediction method for proximate time-optimal digital control DC-DC converters. The control method provides pre-estimations of the duty ratio in the next several switching cycles, so as to compensate the computational time delay of the control loop and increase the control loop bandwidth, thereby improving the response speed. The experiment results show that the fastest transient response time of the digital DC-DC with the proposed prediction is about 8/μs when the load current changes from 0.6 to 0.1A.     

一种单光子雪崩光电二极管主动淬火电路

We present a novel gated operation active quenching circuit （AQC）. In order to simulate the quenching circuit a complete SPICE model of a InGaAs SPAD is set up according to the I-V characteristic measurement resuits of the detector. The circuit integrated with a ROIC （readout integrated circuit） is fabricated in an CSMC 0.5 μm CMOS process and then hybrid packed with the detector. Chip measurement results show that the functionality of the circuit is correct and the performance is suitable for practical system applications.     

PDP选址驱动芯片HV-CMOS器件的研究

文章提出了一种适合PDP选址驱动芯片的HV-NDMOS（High Voltage N-channel Lateral Double-diffused MOSFET）工艺结构，并通过二维MEDIC^[1]软件对该结构进行模拟，论证了其独特的优越性-防穿通。同时提出了HV-PMOS（High Voltage P-channel MOSFET）的厚栅氧刻蚀方法-多晶硅栅自对准刻蚀。     

基于统计分析的SoC定点硬件加速器字长设计

在由通用RISC处理器核和附加定点硬件加速器构成的定点SoC(System-on-Chip)芯片体系架构基础上,提出了一种新颖的基于统计分析的定点硬件加速器字长设计方法。该方法利用统计参数在数学层面上求解计算出满足不同信噪比要求下的最小字长,能有效地降低芯片面积、功耗和制作成本,从而在没有DSP协处理器的低成本RISC处理器核SoC芯片上运行高计算复杂度应用。     

高压VDMOS器件的SPICE模型研究

基于高压VDM O S器件的物理机理和特殊结构,对非均匀掺杂沟道、漂移区非线性电阻及非线性寄生电容效应进行分析,用多维非线性方程组描述了器件特性与各参数之间的关系,建立了精确的高压六角型元胞VDM O S器件三维物理模型,并用数值方法求解。基于该物理模型提出的等效电路,在SP ICE中准确地模拟了高压VDM O S的特性,包括准饱和特性和瞬态特性。在全电压范围内(0~100 V),直流特性与测试结果、瞬态特性(频率≤5 MH z)与M ED IC I模拟结果相差均在5%以内,能够满足HV IC CAD设计的需要。     

一种1.8V 10位100Ms/s流水线模数转换器设计

针对自举开关中的寄生效应和导通电阻的非线性问题提出了一种新的低压低电阻的自举开关.同时利用增益增强技术设计高直流增益和高单位增益带宽的运放,从而保证采样保持电路和子级电路的性能.基于以上技术,设计了一个10位100Ms/s流水线模数转换器,该模数转换器用0.18μm CMOS工艺流片验证.经测试,该模数转换器可以在采样率为100MHz,输入频率分别为在6.26和48.96MHz的情况下分别获得54.2和49.8dB的信噪比.