肖特基二极管毫米波等效电路模型参数提取方法

提出了一种肖特基二极管的毫米波等效电路模型参数提取方法。该方法利用开路测试结构确定焊盘电容,并结合短路测试结构确定馈线电感;基于直流I-V特性曲线和小信号S参数分别提取了寄生电阻并进行了对比分析;给出了本征元件随偏置电压的变化曲线。在频率高达40 GHz的范围内,截止和导通状态下S参数的模拟与测试数据吻合良好,验证了提取方法的有效性。     

基于频繁概念格的电子病历关联规则挖掘研究

提出了一种基于频繁概念格的FC Lattice电子病历关联规则挖掘算法,该算法在渐进式建格的同时能发现最大频繁项集和提取相应关联规则,并进行基于FC Lattice算法的电子病历挖掘相关实验,结果表明该算法在运行速度和挖掘性能上都是高效的.     

一种新的8B/10B编解码设计

在分析8B/10B编解码规则和输入信号与对应数据间逻辑关系的基础上,提出了一种新的编解码和游程值计算方法,完成了编解码电路的可综合Verilog HDL语言设计,并在Quartus Ⅱ和ModelSim软件环境下实现了电路综合及仿真。仿真结果表明,该方法与现有8B/10B编解码方案相比,最大工作频率显著提高,资源占用相对较少且可靠性得到增强。     

利用时变噪声贝叶斯卡尔曼滤波的室内移动目标定位

基于射频识别的指纹滤波定位技术是当前室内定位中常使用的技术之一。针对该技术存在的卡尔曼滤波算法不能准确适应环境噪声变化,致使定位精度不高的问题,提出了一种适应时变噪声的贝叶斯卡尔曼滤波算法。所提算法结合Sage-Husa滤波模型和贝叶斯模型,实现了过程和测量协方差矩阵的最优化,有效地降低了噪声,提高了指纹滤波定位的精度。实验结果表明,与变分贝叶斯卡尔曼滤波和Sage-Husa滤波相比,无障碍情况下,基于改进算法的定位精度提高了6%以上;有障碍干扰下,则提高了14. 6%以上。     

基于FPGA的HDMI_CEC设计与实现

在分析CEC协议的基础之上,提出了一种利用较少的逻辑资源实现CEC功能模块的方案,利用可综合的Verilog语言在Quartus Ⅱ10.0及ModelSim 6.5g平台下完成了电路的设计综合仿真及FPGA验证.从仿真验证结果看,本设计与HDMI接口结合后能运用于各类音视频传输系统.     

面向全同态加密的有限域FFT算法FPGA设计

大数乘法是全同态加密算法中一个不可或缺的单元模块,也是其中耗时最多的模块,设计一个性能优良的大数乘法器有助于推进全同态加密的实用化进程。针对SSA大数乘法器的实现需求,该文采用可综合Verilog HDL语言完成了一个1624 bit有限域FFT算法的FPGA设计,通过构建树型大数求和单元和并行化处理方法有效提高了FFT算法的速度。与VIM编译环境下的系统级仿真结果比较,验证了有限域FFT算法FPGA设计的正确性。