采用增益提高技术的两级放大器的设计

基于chartered 0.35μm工艺,采用PMOS管作为输入管的折叠式共源共栅结构,设计了一种采用增益提高技术的两级运算放大器.利用Cadence公司的spectre对电路进行仿真,该电路在3.3 V电源电压下具有125.8 dB的直流开环增益,2.43 MHz的单位增益带宽,61.2°的相位裕度,96.3 dB的共模抑制比.     

参加2011北京大学生集成电路的启示

培养二十一世纪集成电路设计人才是我们教师面临的历史任务。论述了参加北京市2011首届"华大九天杯"大学生集成电路大赛引发的一些启示:正确的指导思想、科学的组织程序、踏实认真的准备工作以及大赛对校企合作、对集成电路相关课程的教学改革启示等。实践表明,开展大学生集成电路设计竞赛,对于推进我国集成电路人才培养、推进质教育、理论实践结合能力、解决问题的能力、培养学生创新精神、团队协作能力和培养学生的集体荣誉感等方面具有重要意义,同时也对高校的集成电路设计课程和实践教学改革起一定的引导作用,极大的强化了学生绘制版图和电路设计能力。     

用于二-十进制转换的低功耗除法器

设计了一种用于二-十进制转换的低功耗除法器.在光栅检测芯片EYAS和低功耗火炮计数芯片ZCOUNT中,需要进行32位无符号数的二-十进制转换,初始采用无符号定点除法器(UFP)方案,随后提出了快速UFP除法器(FUFP)方案,以节约功耗和运行时间.与UFP方案相比,FUFP方案中,芯片面积增加了19％,但功耗降低了8％～10％,运行周期缩短了43％～72％.     

双阈值多米诺或门性能估计及其工艺浮动下的适用性分析

 提出了一种基于小波神经网络,估计双阈值多米诺或门的漏功耗和速度,随着扇入的增加,非线性变化的系统方法.分析表明,此方法估计误差均小于5%,具有很高的准确性和稳定性,产生估计误差的原因为功耗比例变化和电容匹配的影响.最后,利用蒙特卡罗分析验证了此方法在工艺参数浮动下的适用性,并得出结论:在工艺参数的影响下,适用于较小扇入的漏功耗估计和较大扇入的延迟估计.     

一种基于时钟抽取偏置电压技术的存储器位线

基于一种新型时钟延时单元,设计了一种片上存储器的位线。在不增加版图面积的前提下,通过周期性地改变保持管的衬底偏置电压,减小了短路功耗、泄漏功耗和延迟时间,同时增加了电路的抗工艺波动能力。在SMIC 65 nm工艺下,完成了传统位线、改进后的位线以及静态随机存取存储器(SRAM)的设计。仿真结果表明,在1 GHz时钟频率下,改进后的两种位线与传统位线相比,功耗延迟积分别减小了19.1%和15.9%。最后,通过蒙特卡洛分析可知,改进后的位线相比于传统位线具有较强的抗工艺波动能力,即功耗延迟积的方差减小了97.1%。     

一种新型电流模式带隙基准源的设计

提出了一种新型电流模式的带隙基准电压源结构,与传统带隙基准源不同,通过电流模式高阶曲率补偿技术,消除了高阶温度系数对基准电压的影响,得到一个与温度相关性较小的基准电压.电路采用Chartered 0.35μm工艺进行设计,仿真验证结果表明,在-40℃～125℃温度范围内,温度系数为7.25×10-6/℃,基准电压平均值为1.114 V,电源抑制比为-89.28 dB.     

甲基丙烯酰氧基乙基三甲基氯化铵—丙烯酰胺—丙烯酸三元共聚物水溶液？…

用恒定外加盐浓度稀释法,测定了甲基丙烯酰氧基乙三甲基氯化铵－丙烯酰胺－丙烯酸（ＤＭＣ－ＡＭ－ＡＡ）三元共聚物（ＡＰＡＭ）水溶液在分别添加不同种类外加盐时的特性粘数。实验结果表明,当外加盐浓度在一定范围内变化时,所有共聚物在ＮａＣｌ溶液和ＮａＮＯ３溶液中均表现出典型的普通聚电解质粘性行为,而ＤＭＣ和ＡＡ近似等摩尔的共聚在Ｎａ２ＳＯ４溶液中则呈现出典型的两性聚电解质粘性行为,各种外加盐对ＡＰＡＭ溶液特     

季铵化聚酰胺胺树状聚合物封装的RuRh双金属DENs催化聚(甲基氢硅氧烷)区域选择性改性研究

采用共络合法制备了部分季铵化的第五代聚酰胺胺树状聚合物封装的RuRh双金属纳米粒子(DENs)催化剂, 分别利用紫外-可见光谱、光散射分析和透射电镜表征了该树状聚合物封装的RuRh双金属纳米粒子的形成、粒径及其分布. 红外光谱和核磁共振谱分析表明, RuRh双金属DENs催化剂对聚(甲基氢硅氧烷)的硅氢化改性显示了较高的催化活性和良好的区域选择性.     

一种标准单元库的自动仿真验证方法

提出了一种针对标准单元库中单元逻辑功能进行自动仿真验证的方法,验证了55 nm标准单元库中单元逻辑功能的正确性。该方法能自动提取设计文档中的单元逻辑,根据提取结果中输入端的数量自动生成测试向量,并以此测试向量生成参考逻辑值,整个过程只需0.708 μs。采用仿真工具对标准单元库文件进行仿真,将得到的仿真值自动与参考值对比,验证了库单元逻辑的正确性,提高了标准单元库功能验证的效率。     

VLSI互联线的延时优化研究

首先对互连线模型进行了分析,介绍了插入缓冲器来减小长线延时的方法,然后通过具体计算分析了缓冲器插入的位置、数量,以及尺寸对连线延迟的影响,得出了理论上最理想的优化方案,并给出了结合实际物理设计的优化方案和算法.最后,对一条长互联线的延迟进行了仿真计算,结果证明所给出的算法可有效地减小延时.