埋氧层固定界面电荷对RESURF SOI功率器件击穿特性的影响

通过求解具有界面电荷边界条件的二维泊松方程，建立了埋氧层固定界面电荷Qf对RESURF SOI功率器件二维电场和电势分布影响的解析模型。解析结果与半导体器件模拟器MEDICI数值分析结果相吻合。在此基础上，分别研究了Qf对RESURF SOI功率器件横向和纵向击穿特性的影响规律。在横向，讨论了不同硅膜厚度、氧层厚度和漂移区长度情况下Qf对表面电场分布的影响；在纵向，通过分析硅膜内的场和势的分布，提出了临界埋氧层固定界面电荷密度的概念，这是导致器件发生失效的最低界面电荷密度。     

面向21世纪专业教学、物理学史与教学科研相结合教学法

物理学史和教学科研在专业教学中具有不可或缺的重要作用，以此为指导思想，介绍了一种行之有效的新型教学法。     

一种用于高压应用的700V BCD工艺平台

针对高压应用领域,建立了一种700V的高压 BCD兼容工艺平台。采用全注入技术在p型单晶衬底上,仅用10张光刻版即实现了700V nLDMOS、200V nLDMOS、80V nLDMOS、60V nLDMOS、40V nLDMOS、700V nJFET和低压器件的单片集成。工艺中没有采用外延层或埋层,极大地节约了制造成本。其中,高压双RESURF LDMOS的击穿电压为800V,比导通电阻为206.2 mohm.cm₂。该700V 高压 BCD兼容工艺平台具有低成本、工艺简单的优势,可使得功率集成电路产品具有较小的芯片面积。     

开关DC-DC变换器的自适应占空比跨周期控制方法

针对脉冲跨周期调制(PSM)开关DC-DC变换器输出电压纹波较大的问题,该文提出一种新型的自适应占空比跨周期(ADPS)控制方法。在ADPS控制的变换器中,轻载下,每个周期变换器控制脉冲的占空比与该周期开始时输出电压与参考电压误差的平方根近似成正比;负载越轻,变换器的输出电压纹波越小。研究表明,ADPS控制的DC-DC变换器不仅具有比PSM控制的变换器更低的输出电压纹波,同时具有优异的鲁棒性和瞬态响应能力。     

一种半绝缘键合SOI新型BCD结构

提出了一种采用半绝缘SOI的新型BCD结构,该结构把高压大电流VDMOS,CMOS和双极器件同时可靠地集成在一起,其特点是集成了垂直导电的VDMOS.这种结构在汽车电子、抗辐射、强电磁脉冲环境等领域有较好的潜在应用.BCD样品芯片垂直导电VDMOS击穿电压为160V,导通电阻为0.3Ω,比导通电阻为26mΩ·cm2;npn,pMOS,nMOS击穿电压分别为50,35,30V;npn管β为120,ft为700MHz.     

具有部分n埋层的高压SJ-LDMOS器件新结构

针对衬底辅助耗尽效应降低常规super junction LDMOS(SJ-LDMOS)击穿电压的不足,提出了一种新的具有部分n埋层的高压SJ-LDMOS器件结构.通过该部分n埋层,不仅补偿了由于衬底辅助效应所致的电荷不平衡现象,实现了高的击穿电压,而且该埋层在器件正向导通时为电流提供了辅助通道,减小了器件导通电阻.分析了器件结构参数和参杂对器件击穿电压和导通电阻的影响,结果表明文中所提出的新结构具有高的击穿电压、低的导通电阻以及较好的工艺容差等特性.此外,该结构与智能功率集成技术兼容.     

智能型高压SENSFET器件的设计分析和实现

基于JFET原理,采用Double RESURF技术,对SENSFET的降场层注入剂量、始点位置和长度以及Nwell注入剂量等进行优化设计,得到了耐压730V、JFET线性区电阻为7.2×105Ω·μm的智能高压SENSFET器件.流片结果表明,器件宽度为75μm情况下,SENSFET的击穿电压为700V,线性区电阻为10kΩ.设计分析和实验结果吻合得很好.借助该SENSFET器件可以很好地实现智能功率集成电路中高压器件的信号检测和电路的自供电功能.     

一种基于负电阻的高输出阻抗的电流源

给出一种利用等效负电阻实现阻抗增加的方法.利用该方法,文中所提出的电流源可在不增加电源电压的前提下显著提高其输出阻抗.基于0.6μm的CMOS工艺模型,仿真所得电流源的输出阻抗可达109Ω,同时,该电流源频带宽度为1.04GHz,在-40～145℃之间,电流源的温度系数只有10.6ppm/℃.     

PSJ高压器件的优化设计

基于Semi-SJ(super junction)结构,提出了SJ的比例可以从0～1渐变的PSJ(partial super junction)高压器件的概念.通过对PSJ比导通电阻的分析,得到了PSJ高压器件比导通电阻优化设计的理论公式.计算了不同击穿电压的比导通电阻,并与二维器件模拟结果和实验结果相比较.讨论了BAL(bottom assist layer)部分穿通因素η、p型区深度归一化参数r、p型区深宽比A以及PSJ漂移区掺杂浓度是否统一对PSJ高压器件比导通电阻的影响.其理论结果和器件模拟结果相吻合,为设计与优化PSJ高压器件提供了理论依据.PSJ结构特别适于制造工艺水平不高、很难实现大的p型区深宽比的情况,为现有工艺实现高压低导通电阻器件提供了一种新的思路.     

屏蔽槽SOI高压器件新结构和耐压机理

提出具有屏蔽槽的SOI高压器件新结构和自适应界面电荷耐压模型.该结构在屏蔽槽内产生跟随漏极电压变化的界面电荷,此电荷使埋层介质的纵向电场增加,同时使顶层硅的纵向电场降低,并对表面电场进行调制,因此屏蔽了高电场对顶层硅的影响.借助二维器件仿真研究器件耐压和电场分布与结构参数的关系.结果表明,该结构使埋氧层的电场从传统的3Es升高到近600V/μm,突破了传统SOI器件埋氧层的耐压值,大大提高了SOI器件的击穿电压.