全文获取类型
收费全文 | 117篇 |
免费 | 44篇 |
国内免费 | 147篇 |
专业分类
晶体学 | 1篇 |
综合类 | 3篇 |
物理学 | 44篇 |
无线电 | 260篇 |
出版年
2023年 | 1篇 |
2022年 | 1篇 |
2021年 | 1篇 |
2019年 | 3篇 |
2017年 | 1篇 |
2015年 | 1篇 |
2014年 | 7篇 |
2013年 | 6篇 |
2012年 | 17篇 |
2011年 | 21篇 |
2010年 | 17篇 |
2009年 | 11篇 |
2008年 | 16篇 |
2007年 | 35篇 |
2006年 | 44篇 |
2005年 | 27篇 |
2004年 | 28篇 |
2003年 | 11篇 |
2002年 | 1篇 |
2001年 | 3篇 |
2000年 | 10篇 |
1999年 | 4篇 |
1998年 | 3篇 |
1997年 | 4篇 |
1996年 | 5篇 |
1995年 | 2篇 |
1994年 | 8篇 |
1993年 | 4篇 |
1992年 | 5篇 |
1991年 | 3篇 |
1990年 | 2篇 |
1989年 | 1篇 |
1988年 | 1篇 |
1985年 | 1篇 |
1984年 | 1篇 |
1983年 | 2篇 |
排序方式: 共有308条查询结果,搜索用时 0 毫秒
121.
122.
123.
124.
PSJ高压器件的优化设计 总被引:1,自引:0,他引:1
基于Semi-SJ(super junction)结构,提出了SJ的比例可以从0~1渐变的PSJ(partial super junction)高压器件的概念.通过对PSJ比导通电阻的分析,得到了PSJ高压器件比导通电阻优化设计的理论公式.计算了不同击穿电压的比导通电阻,并与二维器件模拟结果和实验结果相比较.讨论了BAL(bottom assist layer)部分穿通因素η、p型区深度归一化参数r、p型区深宽比A以及PSJ漂移区掺杂浓度是否统一对PSJ高压器件比导通电阻的影响.其理论结果和器件模拟结果相吻合,为设计与优化PSJ高压器件提供了理论依据.PSJ结构特别适于制造工艺水平不高、很难实现大的p型区深宽比的情况,为现有工艺实现高压低导通电阻器件提供了一种新的思路. 相似文献
125.
首次提出一种新的具有双面界面电荷岛结构的SOI高压器件(DCI SOI).该结构在SOI器件介质层上下界面分别注入形成一系列等距的高浓度n+区及p+区.器件外加高压时,纵向电场所形成的反型电荷将被未耗尽n+区内高浓度的电离施主束缚在介质层上界面,同时在下界面积累感应电子.引入的界面电荷对介质层电场(EI)产生附加增强场(ΔEI),使介质层承受更高耐压,同时对顶层硅电场(ES)产生附加削弱场(ΔES),避免在硅层提前击穿,从而有效提高器件的击穿电压(BV).详细研究DCI SOI工作机理及相关结构参数对击穿电压的影响,在5 μm介质层、1 μm顶层硅上仿真获得750 V高耐压,较常规结构提高254.4%,其中,附加场ΔEI和ΔES分别达到642.5 V/μm和24 V/μm. 相似文献
126.
针对高压应用领域,建立了一种700V的高压 BCD兼容工艺平台。采用全注入技术在p型单晶衬底上,仅用10张光刻版即实现了700V nLDMOS、200V nLDMOS、80V nLDMOS、60V nLDMOS、40V nLDMOS、700V nJFET和低压器件的单片集成。工艺中没有采用外延层或埋层,极大地节约了制造成本。其中,高压双RESURF LDMOS的击穿电压为800V,比导通电阻为206.2 mohm.cm2。该700V 高压 BCD兼容工艺平台具有低成本、工艺简单的优势,可使得功率集成电路产品具有较小的芯片面积。 相似文献
127.
128.
具有n+浮空层的体电场降低LDMOS结构耐压分析 总被引:1,自引:4,他引:1
针对薄外延横向功率集成技术的发展,提出一种降低体内电场REBULF(REduced BULk Field)的新耐压技术,并设计了一例具有n 浮空层的REBULF LDMOS新结构.新耐压机理是通过嵌入在高阻衬底中的n 浮空层的等电位调制作用,提高源端体内低电场而降低漏端体内高电场使纵向电场重新分配,同时使衬底耐压提高.借助二维数值分析,验证了满足REBULF的条件为n 层的位置与衬底浓度的乘积不大于1×1012cm-2;在保证低的比导通电阻条件下,新结构较传统LDMOS结构击穿电压可提高75%以上. 相似文献
129.
本文提出一种全集成的随机载波频率调制扩频时钟产生器,抽象出了它的解析模型并且仿真和讨论了调制参数对扩频效果的影响。该扩频时钟信号产生器利用数字化可变电流调制技术,通过直接改变时钟信号产生器中振荡电容的充/放电电流的大小来改变时钟信号产生电路输出时钟信号频率,产生扩频时钟信号。本电路避免使用难以集成的滤波器件,从而降低了芯片的面积;而用数字技术来产生扩频时钟信号具有较低的功耗和良好的鲁棒性。本文中的RCF-SSCG已经在0.5µm CMOS工艺下制造出来并用于Class D放大器,占用面积 0.112 mm2 ,功耗为9mW。实验结果验证了理论分析。 相似文献
130.
SOI基双级RESURF二维解析模型 总被引:1,自引:7,他引:1
提出了SOI基双级RESURF二维解析模型.基于二维Poisson方程,获得了表面电势和电场分布解析表达式,给出了SOI的双级和单级RESURF条件统一判据,得到RESURF浓度优化区(DOR,doping optimal region),研究表明该判据和DOR还可用于其他单层或双层漂移区结构.根据此模型,对双级RESURF结构的降场机理和击穿特性进行了研究,并利用二维器件仿真器MEDICI进行了数值仿真.以此为指导成功研制了耐压为560V和720V的双级RESURF高压SOI LDMOS.解析解、数值解和实验结果吻合得较好. 相似文献