全文获取类型
收费全文 | 117篇 |
免费 | 44篇 |
国内免费 | 147篇 |
专业分类
晶体学 | 1篇 |
综合类 | 3篇 |
物理学 | 44篇 |
无线电 | 260篇 |
出版年
2023年 | 1篇 |
2022年 | 1篇 |
2021年 | 1篇 |
2019年 | 3篇 |
2017年 | 1篇 |
2015年 | 1篇 |
2014年 | 7篇 |
2013年 | 6篇 |
2012年 | 17篇 |
2011年 | 21篇 |
2010年 | 17篇 |
2009年 | 11篇 |
2008年 | 16篇 |
2007年 | 35篇 |
2006年 | 44篇 |
2005年 | 27篇 |
2004年 | 28篇 |
2003年 | 11篇 |
2002年 | 1篇 |
2001年 | 3篇 |
2000年 | 10篇 |
1999年 | 4篇 |
1998年 | 3篇 |
1997年 | 4篇 |
1996年 | 5篇 |
1995年 | 2篇 |
1994年 | 8篇 |
1993年 | 4篇 |
1992年 | 5篇 |
1991年 | 3篇 |
1990年 | 2篇 |
1989年 | 1篇 |
1988年 | 1篇 |
1985年 | 1篇 |
1984年 | 1篇 |
1983年 | 2篇 |
排序方式: 共有308条查询结果,搜索用时 131 毫秒
111.
基于介质电场增强理论的SOI横向高压器件与耐压模型 总被引:1,自引:1,他引:0
SOI(Silicon On Insulator)高压集成电路(High Voltage Integrated Circuit,HVIC)因其具有高速、低功耗、抗辐照以及易于隔离等优点而得以广泛应用。作为SOIHVIC的核心器件,SOI横向高压器件较低的纵向击穿电压,限制了其在高压功率集成电路中的应用。为此,国内外众多学者提出了一系列新结构以提高SOI横向高压器件的纵向耐压。但迄今为止,SOI横向高压器件均采用SiO2作为埋层,且实用SOI器件击穿电压不超过600V;同时,就SOI横向器件的电场分布和耐压解析模型而言,现有的模型仅针对具有均匀厚度埋氧层和均匀厚度漂移区的SOI器件建立,而且没有一个统一的理论来指导SOI横向高压器件的纵向耐压设计。笔者围绕SOI横向高压器件的耐压问题,从耐压理论、器件结构和耐压解析模型几方面进行了研究。基于SOI器件介质层电场临界化的思想,提出介质电场增强ENDIF(Enhanced Dielectric LayerField)理论。在ENDIF理论指导下,提出三类SOI横向高压器件新结构,建立相应的耐压解析模型,并进行实验。(1)ENDIF理论对现有典型横向SOI高压器件的纵向耐压机理统一化ENDIF理论的思想是通过增强埋层电场而提高SOI横向器件的纵向耐压。ENDIF理论给出了增强埋层电场的三种途径:采用低εr(相对介电常数)介质埋层、薄SOI层和在漂移区/埋层界面引入电荷,并获得了一维近似下埋层电场和器件耐压的解析式。ENDIF理论可对现有典型SOI横向高压器件的纵向耐压机理统一化,它突破了传统SOI横向器件纵向耐压的理论极限,是优化设计SOI横向高压器件纵向耐压的普适理论。(2)基于ENDIF理论,提出以下三类SOI横向高压器件新结构,并进行理论和实验研究①首次提出低εr型介质埋层SOI高压器件新型结构及其耐压解析模型低εr型介质埋层SOI高压器件包括低εr介质埋层SOI高压器件、变εr介质埋层SOI高压器件和低εr介质埋层PSOI(PartialSOI)高压器件。该类器件首次将低介电系数且高临界击穿电场的介质引入埋层或部分埋层,利用低εr介质增强埋层电场、变εr介质调制埋层和漂移区电场而提高器件耐压。通过求解二维Poisson方程,并考虑变εr介质对埋层和漂移区电场的调制作用,建立了变εr介质埋层SOI器件的耐压模型,由此获得RESURF判据。此模型和RESURF判据适用于变厚度埋层SOI器件和均匀介质埋层SOI器件,是变介质埋层SOI器件(包括变εr和变厚度介质埋层SOI器件)和均匀介质埋层SOI器件的统一耐压模型。借助解析模型和二维器件仿真软件MEDICI研究了器件电场分布和击穿电压与结构参数之间的关系。结果表明,变εr介质埋层SOI高压器件的埋层电场和器件耐压可比常规SOI器件分别提高一倍和83%,当源端埋层为高热导率的Si3N4而不是SiO2时,埋层电场和器件耐压分别提高73%和58%,且器件最高温度降低51%。解析结果和仿真结果吻合较好。②提出并成功研制电荷型介质场增强SOI高压器件笔者提出的电荷型介质场增强SOI高压器件包括:(a)双面电荷槽SOI高压器件和电荷槽PSOI高压器件,其在埋氧层的一侧或两侧形成介质槽。根据ENDIF理论,槽内束缚的电荷将增强埋层电场,进而提高器件耐压。电荷槽PSOI高压器件在提高耐压的基础上还能降低自热效应;(b)复合埋层SOI高压器件,其埋层由两层氧化物及其间多晶硅构成。该器件不仅利用两层埋氧承受耐压,而且多晶硅下界面的电荷增强第二埋氧层的电场,因而器件耐压提高。开发了基于SDB(Silicon Direct Bonding)技术的非平面埋氧层SOI材料的制备工艺,并研制出730V的双面电荷槽SOILDMOS和760V的复合埋层SOI器件,前者埋层电场从常规结构的低于120V/μm提高到300V/μm,后者第二埋氧层电场增至400V/μm以上。③提出薄硅层阶梯漂移区SOI高压器件新结构并建立其耐压解析模型该器件的漂移区厚度从源到漏阶梯增加。其原理是:在阶梯处引入新的电场峰,新电场峰调制漂移区电场并增强埋层电场,从而提高器件耐压。通过求解Poisson方程,建立阶梯漂移区SOI器件耐压解析模型。借助解析模型和数值仿真,研究了器件结构参数对电场分布和击穿电压的影响。结果表明:对tI=3μm,tS=0.5μm的2阶梯SOI器件,耐压比常规SOI结构提高一倍,且保持较低的导通电阻。仿真结果证实了解析模型的正确性。 相似文献
112.
113.
Thermal analytic model of current gain for bipolar junction transistor-bipolar static induction transistor compound device
下载免费PDF全文
![点击此处可从《中国物理 B》网站下载免费的PDF全文](/ch/ext_images/free.gif)
This paper proposes a thermal analytical model of current gain for
bipolar junction transistor-bipolar static induction transistor
(BJT-BSIT) compound device in the low current operation. It also
proposes a best thermal compensating factor to the compound device
that indicates the relationship between the thermal variation rate
of current gain and device structure. This is important for the design
of compound device to be optimized. Finally, the analytical model
is found to be in good agreement with numerical simulation and experimental
results. The test results demonstrate that thermal variation rate of
current gain is below 10% in 25℃--85℃ and 20{\%} in
-55℃--25℃. 相似文献
114.
115.
116.
首次提出一种新的具有双面界面电荷岛结构的SOI高压器件(DCI SOI).该结构在SOI器件介质层上下界面分别注入形成一系列等距的高浓度n+区及p+区.器件外加高压时,纵向电场所形成的反型电荷将被未耗尽n+区内高浓度的电离施主束缚在介质层上界面,同时在下界面积累感应电子.引入的界面电荷对介质层电场(EI)产生附加增强场(ΔEI),使介质层承受更高耐压,同时对顶层硅电场(ES)产生附加削弱场(ΔES),避免在硅层提前击穿,从而有效提高器件的击穿电压(BV).详细研究DCI SOI工作机理及相关结构参数对击穿电压的影响,在5 μm介质层、1 μm顶层硅上仿真获得750 V高耐压,较常规结构提高254.4%,其中,附加场ΔEI和ΔES分别达到642.5 V/μm和24 V/μm. 相似文献
117.
118.
功率变换的极限电流模糊控制模式 总被引:1,自引:0,他引:1
本文提出一种功率变换器中极限电流模糊控制新模式(LCFC:Limit Curent Fuzzy Control)和在Matlab/Simulink中建立变换器模型的一般方法,该模型不需要推导传递函数和近似,物理概念明确,并给出输入输出变量的隶属函数、模糊控制规则和解析结果。将LCFC与习用PWM中的PID进行了比较。证明前者动态响应速度快,负载调整率高,电压调整率高,纹波系数小。 相似文献
119.
120.
一种低导通电阻低转折电压的双通道分段阳极横向IGBT 总被引:1,自引:1,他引:0
A dual conduction paths segmented anode lateral insulated-gate bipolar transistor (DSA-LIGBT) which uses triple reduced surface field (RESURF) technology is proposed. Due to the hybrid structures of triple RESURF LDMOS (T-LDMOS) and traditional LIGBT, firstly, a wide p-type anode is beneficial to the small shift voltage (VST) and low specific on-resistance (Ron,sp) when the anode voltage (VA) is larger than VST. Secondly, a wide n-type anode and triple RESURF technology are used to get a low Ron,sp when VA is less than VST. Meanwhile, it can accelerate the extraction of electrons, which brings a low turn-off time (Toff). Experimental results show that: VST is only 0.9 V, Ron,sp (Ron × Area) are 11.7 and 3.6 Ω · mm^2 when anode voltage VA equals 0.9 and 3 V, respectively, the breakdown voltage reaches to 800 V and Toff is only 450 ns. 相似文献