一种Q-f特性和对工作电压波动鲁棒性增强的有源电感

提出一种品质因数（Q）-频率特性（Q-f特性）和对工作电压波动鲁棒性增强的新型有源电感。首先,通过回转器、直流偏置电路、分流支路三个构成模块的相互配合和它们的外部偏置端电压的协同调节,增强了Q-f特性,即实现了在同一频率下Q峰值相对于电感值可大范围独立调节以及在不同频率下Q峰值保持基本不变的2种Q值特性。其次,通过设置由感知单元与放大单元构成的稳压模块,增强了电感值和Q峰值对工作电压波动的鲁棒性。结果表明,在3.84 GHz频率下,Q值可从636调节到4 032,调节率高达533%,而电感值变化率仅为0.13%;在3.84 GHz、2.40 GHz和1.54 GHz不同频率下,分别取得4 032、4 039和4 043的高Q峰值,Q峰值变化率仅为0.2%;电感值和Q峰值的工作电压敏感度分别为0.011 nH/mV和20.0/mV。     

一种采用LC谐振电路的高频差分有源电感

提出了一种采用LC并联谐振电路的新型差分有源电感,实现了宽的工作频带、高的Q值、较大的电感值和可调谐功能.采用无源电感和MOS晶体管可变电容构成LC谐振电路,减小了等效串联电阻和等效并联电容,在增大电感值、Q值的同时,扩大了工作频带.仿真结果表明,在2～7.6 GHz频率范围内,该新型差分有源电感的电感值大于26 nH...     

SiGe HBT低噪声放大器的设计与制造

该文设计和制作了一款单片集成硅锗异质结双极晶体管(SiGe HBT)低噪声放大器(LNA)。由于放大器采用复合型电阻负反馈结构,所以可灵活调整不同反馈电阻,同时获得合适的偏置、良好的端口匹配和低的噪声系数。基于0.35 m Si CMOS平面工艺制定了放大器单芯片集成的工艺流程。为了进一步降低放大器的噪声系数,在制作放大器中SiGe器件时,采用钛硅合金(TiSi2)来减小晶体管基极电阻。由于没有使用占片面积大的螺旋电感,最终研制出的SiGe HBT LNA芯片面积仅为0.282 mm2。测试结果表明,在工作频带0.2-1.2 GHz内,LNA噪声系数低至2.5 dB,增益高达26.7 dB,输入输出端口反射系数分别小于-7.4 dB和-10 dB。     

基于工艺偏差的电压调控磁各向异性磁隧道结电学模型及其在读写电路中的应用

电压调控磁各向异性磁隧道结(voltage controlled magnetic anisotropy magnetic tunnel junction, VCMA-MTJ)作为磁随机存储器(magnetic random access memory, MRAM)的核心器件,具有读写速度快、功耗低、与CMOS工艺相兼容等优点,现已得到国内外学者的广泛关注.然而随着VCMA-MTJ尺寸不断缩小、MRAM存储容量不断增大,工艺偏差对MTJ性能的影响变得越来越显著,甚至会引起VCMA-MTJ电路的读写错误.本文在充分考虑磁控溅射薄膜生长工艺中自由层厚度偏差(γ_tf)、氧化势垒层厚度偏差(γ_tox)以及离子束刻蚀工艺中由侧壁再沉积层引入的刻蚀工艺稳定因子(α)偏差影响的情况下,给出了基于工艺偏差的VCMA-MTJ电学模型,并将该模型应用到VCMA-MTJ读写电路中,研究了工艺偏差对上述电路读写错误率的影响.结果表明:当γ_tf≥13%, γ_tox≥11%时, VCMA-MTJ将无法实现磁化状态的有效切换;当...     

非均匀条间距结构功率SiGe HBT

成功研制出非均匀发射极条间距功率SiGe异质结双极晶体管(HBT)用以改善功率器件热稳定性.实验结果表明,在相同的工作条件下,与传统的均匀发射极条间距HBT相比,非均匀结构HBT的峰值结温降低了22K.在不同偏置条件下,非均匀结构SiGe HBT均能显著改善芯片表面温度分布的非均匀性.由于峰值结温的降低以及芯片表面温度分布非均匀性的改善,采用非均匀发射极条间距结构的功率SiGe HBT可以工作在更高的偏置条件下,具有更高的功率处理能力.     

基于工艺偏差的自旋转移矩辅助压控磁各向异性磁隧道结电学模型及其应用研究

自旋转移矩辅助电压调控磁各向异性磁隧道结(STT辅助VCMA-MTJ)作为非易失性全加器(NV-FA)中的核心部件,具有切换速度快、功耗低,稳定性好等优点,将在物联网、人工智能等领域具有良好的发展前景.然而随着磁隧道结(MTJ)尺寸的不断缩小以及芯片集成度的不断提高,工艺偏差对MTJ及NV-FA电路性能的影响将变得越来越显著.本文基于STT辅助VCMA-MTJ磁化动力学,在充分考虑薄膜生长工艺偏差以及刻蚀工艺偏差影响的情况下,建立了更为精确的STT辅助VCMA-MTJ电学模型,研究了上述两种工艺偏差对MTJ及NV-FA电路性能的影响.结果表明,当自由层厚度偏差γ_tf≥6%或氧化层厚度偏差γ_tox≥0.7%时,MTJ将无法实现状态切换;当隧穿磁阻率偏差β增大到30%时,读取裕度SM将下降高达17.6%.对于NV-FA电路,通过增大电压V_b1以及写‘0’时增大电压V_b2或写‘1’时减小V_b2,可有效降低非易失性加数写入错误率;通过增大逻辑运算驱动电压V_dd,可...     

基于热电模型的多发射极功率HBTs非均匀镇流电阻设计

在考虑发射结电压随温度的变化和发射极加入镇流电阻的情况下,给出简化的三维热电模型,用以计算功率HBT芯片表面温度分布.分析表明,对于采用均匀发射极镇流电阻设计的功率HBT,芯片中心发射极条温度最高,严重限制了器件的功率处理能力.因此提出非均匀发射极镇流电阻设计方案,并以12指Si0.8Ge0.2HBT为例,详细地给出非均匀发射极镇流电阻设计流程.结果表明,在总发射极镇流电阻阻值(各指发射极镇流电阻并联值)不变的情况下,非均匀发射极镇流电阻设计与传统的均匀设计相比,芯片中心结温显著降低,芯片表面温度趋于一致.还发现当各指发射极镇流电阻阻值从芯片边缘到中心按指数形式分布时,功率HBT的芯片表面温度更容易趋于均匀,大大提高了HBT的功率处理能力,为功率HBT的设计提供了指导.     

微电子技术实验教学平台的构建

通过对以集成电路为核心的微电子技术人才培养的分析和研究,提出了微电子技术实验教学平台的建设规划和内容。针对微电子学专业的特点,微电子技术实验教学平台应包括三个方面:专业基础实验室、半导体工艺实习基地和集成电路设计实践教学平台。通过微电子技术实验教学平台的建设,将可以形成完善的北京工业大学微电子技术实验教学体系。     

一种低功耗双频段低噪声放大器

基于TSMC 0.18 μm CMOS工艺,设计并实现了一种双频段低噪声放大器(DB-LNA)。在输入级中,采用了2个LC并联谐振网络串联结构,结合PMOS管的源极负反馈电感,实现了DB-LNA在双频段的输入阻抗匹配。在放大级中,采用CMOS互补共源放大结构和电流复用技术,在提高系统增益的同时,实现了DB-LNA的低功耗。在输出级中,采用NMOS晶体管作电流源的源跟随器,对信号电压进行缓冲,实现了输出阻抗匹配。利用ADS进行仿真验证,结果表明,该低噪声放大器在1.9 GHz和2.4 GHz 2个工作频段下,其增益(S₂₁)分别为26.69 dB和20.12 dB;输入回波损耗(S₁₁)分别为-15.45 dB和-15.38 dB;输出回波损耗(S₂₂)分别为-16.73 dB和-20.63 dB;噪声系数(NF)分别为2.02 dB和1.77 dB;在3.5 V的工作电压下,静态功耗仅有9.24 mW。     

一种电感值可独立调节的低噪声有源电感

基于回转器-电容原理,联合采用回转电容、可调反馈电阻、补偿电容和噪声抵消支路,提出了一种电感值相对于Q值可独立调节的低噪声有源电感。通过改变正-负跨导器之间的回转电容值来实现电感值的调节。因调节电感值而引起的Q值变化,可通过调节正-负跨导器之间的可调反馈电阻值和伪差分对之间的补偿电容值来共同补偿,从而实现电感值相对于Q值的独立调节。通过噪声抵消支路来降低有源电感的噪声。对该有源电感的性能验证表明,协同调节3个外部偏置电压,可实现电感值相对于Q值的独立调节,在电感峰值变化幅度为175.49%时,Q值的峰值变化幅度仅为4.88%。在0~6 GHz内,有源电感的输入参考噪声电流均小于45 pA·Hz-1/2,噪声较低。