排序方式: 共有155条查询结果,搜索用时 15 毫秒
111.
设计了一款应用于4G(TD-LTE)的可变增益低噪声放大器(VGLNA)。输入级采用共栅极跨导增强结构,实现了电路的输入阻抗匹配,并且加入共栅极噪声抵消电路,降低了电路的噪声系数;第2级采用改进型电流舵结构,实现了电路的增益大范围连续可变;输出级采用源跟随器,实现了良好的输出阻抗匹配。基于TSMC 0.18 μm CMOS工艺,利用安捷伦射频集成电路设计工具ADS2009进行仿真验证。结果表明:在1.88~2.65 GHz频段内,该LNA在2.7~39.3 dB增益范围内连续可变,且输入端口反射系数S11小于-10 dB,输出端口反射系数S22小于-20 dB,最小噪声系数NF为2.6 dB,最大3阶交调点IIP3达到2.7 dBm。 相似文献
112.
113.
114.
提出一种品质因数(Q)-频率特性(Q-f特性)和对工作电压波动鲁棒性增强的新型有源电感。首先,通过回转器、直流偏置电路、分流支路三个构成模块的相互配合和它们的外部偏置端电压的协同调节,增强了Q-f特性,即实现了在同一频率下Q峰值相对于电感值可大范围独立调节以及在不同频率下Q峰值保持基本不变的2种Q值特性。其次,通过设置由感知单元与放大单元构成的稳压模块,增强了电感值和Q峰值对工作电压波动的鲁棒性。结果表明,在3.84 GHz频率下,Q值可从636调节到4 032,调节率高达533%,而电感值变化率仅为0.13%;在3.84 GHz、2.40 GHz和1.54 GHz不同频率下,分别取得4 032、4 039和4 043的高Q峰值,Q峰值变化率仅为0.2%;电感值和Q峰值的工作电压敏感度分别为0.011 nH/mV和20.0/mV。 相似文献
115.
针对传统的共基-共射(CB-CE)回转器有源电感的品质因子Q值低等缺点,应用Cascode结构把CB-CE有源电感改进为共基-共射-共基(CB-CE-CB)有源电感,推导出等效电路及等效阻抗表达式。最后基于Jazz 0.35μm SiGe BiCMOS工艺,利用ADS软件完成电路设计与仿真,应用Cadence Virtuoso平台完成版图设计。改进之后的有源电感,通过改变外加偏置条件,实现了电感值和品质因子Q值的可调,电感值可调范围为0.35~2.72 nH,Q值最大值可达1 172,版图面积仅为51μm×35μm。该有源电感应用于射频电路中,可取代无源电感。与无源电感相比,品质因子Q值明显提高,版图面积大大减小,更利于集成。 相似文献
116.
117.
在考虑发射结电压随温度的变化和发射极加入镇流电阻的情况下,给出简化的三维热电模型,用以计算功率HBT芯片表面温度分布.分析表明,对于采用均匀发射极镇流电阻设计的功率HBT,芯片中心发射极条温度最高,严重限制了器件的功率处理能力.因此提出非均匀发射极镇流电阻设计方案,并以12指Si0.8Ge0.2HBT为例,详细地给出非均匀发射极镇流电阻设计流程.结果表明,在总发射极镇流电阻阻值(各指发射极镇流电阻并联值)不变的情况下,非均匀发射极镇流电阻设计与传统的均匀设计相比,芯片中心结温显著降低,芯片表面温度趋于一致.还发现当各指发射极镇流电阻阻值从芯片边缘到中心按指数形式分布时,功率HBT的芯片表面温度更容易趋于均匀,大大提高了HBT的功率处理能力,为功率HBT的设计提供了指导. 相似文献
118.
针对传统多指SiGe HBT发射极指中心区域和器件中心区域温度较高导致热不稳定问题,提出了新型发射极指分段结构来抑制功率SiGe HBT中心区域的自热效应,提高器件温度分布均匀性.利用有限元软件ANSYS对器件进行建模和三维热模拟,研究器件温度分布的改善情况.结果表明,与传统不分段结构的器件相比,新型分段结构的多指SiGe HBT的指上的温度分布更加均匀、不同指上的温差和集电结结温明显降低,自热效应得到有效抑制,器件的热稳定性得到增强. 相似文献
119.
采用可调谐有源电感复用结构,设计了一款用于3G TD-SCDMA和WLAN的2.4GHz/5.2GHz双频段低噪声放大器(DB-LNA)。2.4GHz频段电路采用折叠共源共栅(FC)结构,5.2GHz频段电路采用共栅(CG)结构。FC和CG结构均采用可调谐有源电感,通过调谐有源电感的等效阻抗,优化匹配到源阻抗。基于TSMC 0.18μm CMOS工艺,实现了有源电感复用型DB-LNA。ADS仿真结果表明,频率为2.4GHz时,S21=35dB,NF=4.42~4.59dB,IIP3=0dBm,P-1dB=-14dBm;频率为5.2GHz时,S21=34dB,NF=2.74~2.75dB,IIP3=-5dBm,P-1dB=-9dBm。 相似文献
120.
设计了一款"基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4设计了一款??基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18 μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4??0.5 dB,噪声系数介于2.3~2.4 dB之间,输入和输出的回波损耗均优于-11 dB,稳定因子恒大于1,在6.5 GHz下,1 dB压缩点为-16.6 dBm,IIP3为-7 dBm,在2.5 V电压下,电路功耗仅为6.75 mW。 相似文献