排序方式: 共有59条查询结果,搜索用时 437 毫秒
41.
非晶态碲镉汞薄膜的射频磁控溅射生长及其晶化过程研究 总被引:1,自引:1,他引:0
在玻璃衬底上用射频磁控溅射技术进行了非晶态碲镉汞(a-HgCdTe或a-MCT)薄膜的低温生长,获得了射频磁控溅射生长a-HgCdTe薄膜的"生长窗口".利用X射线衍射(XRD)技术对所生长的薄膜进行分析研究,a-HgCdTe薄膜的XRD衍射为典型的非晶衍射波包.椭圆偏振光谱研究结果表明,a-HgCdTe薄膜与晶态HgCdTe薄膜的折射率和消光系数均表现出明显的差异,椭圆偏振光谱技术可以作为一种非晶态半导体的结构判定手段.在90℃-215℃范围内对非晶态碲镉汞薄膜进行了真空退火处理研究其晶化过程,其晶化温度在130℃~140℃之间. 相似文献
42.
生长功率对HgCdTe薄膜微观结构以及表面形貌影响 总被引:1,自引:0,他引:1
实验采用射频磁控溅射生长了HgCdTe薄膜,并利用台阶仪、XRD、原子力显微镜等现代分析手段对HgCdTe薄膜的生长速率、物相、表面形貌进行了研究。实验结果表明,随着溅射功率增大,其生长速率成线性增大,当溅射功率低于30w时,薄膜XRD衍射图谱上没有出现任何特征衍射峰,只是在2θ=23°附近出现衍射波包,材料具有明显的非晶态特征,当溅射功率高于30w时,XRD表现为多晶结构;AFM和SEM分析表明生长速率对HgCdTe薄膜表面粗糙度、形貌、形成机理等有直接影响,随着生长速率提高,薄膜表面粗糙度逐渐增大,且薄膜逐渐形成“迷津”结构。 相似文献
43.
44.
在富Te生长条件下,采用垂直布里奇曼法(vertical Bridgman method, VB)生长的部分碲锌镉(Cd1-xZnxTe, CZT)晶体内存在导电类型转变界面。为深入探讨碲锌镉晶体导电类型转变界面形成的原因,结合晶体导电类型和红外光谱透过率的测试结果与第一性原理的理论计算进行分析,结果表明,碲锌镉晶体内的导电类型转变界面是晶体生长过程中形成的Cd空位(VCd)缺陷与Cd间隙(Cdi)缺陷导致的。在富Te条件的生长过程中,Cd空位缺陷易于形成,碲锌镉晶体材料中含有大量的Cd空位缺陷,材料的导电型为p型。在晶体生长结束阶段的降温过程中,Cd原子会扩散至碲锌镉晶体中,促进了Cd间隙缺陷的形成,在碲锌镉晶体材料中形成Cd间隙缺陷,导致晶体材料的导电性转变为n型。 相似文献
45.
采用不同工艺制备了中波碲镉汞雪崩二极管(HgCdTe APD)器件,利用不同方法对其结特性和增益随偏压变化关系进行了表征,并基于Beck模型和肖克莱解析式进行了拟合分析。结果表明,不同工艺制备的APD器件饱和耗尽区宽度分别为1.2μm 和2.5μm,较宽的耗尽层有效抑制了高反偏下器件的隧道电流,器件有效增益则从近100提高至1000以上。采用拟合HgCdTe APD器件增益-偏压曲线获得了较好的效果,且拟合得到的参数与Sofradir的Rothman的结果相似。 相似文献
46.
采用不同工艺生长了CdTe/ZnS复合钝化层,制备了相应的长波HgCdTe栅控二极管器件并进行了不同条件下I-V测试分析.结果表明,标准工艺制备的器件界面存在较高面密度极性为正的固定电荷,在较高的反偏下形成较大的表面沟道漏电流,对器件性能具有重要的影响.通过钝化膜生长工艺的改进有效减小了器件界面固定电荷面密度,使HgCdTe表面从弱反型状态逐渐向平带状态转变,表面效应得到有效抑制,器件反向特性获得显著改善.此外,基于最优的工艺条件制备的器件界面态陷阱数量得到大幅降低,器件稳定性增强;同时器件R_0A随栅压未发生明显地变化. 相似文献
47.
48.
分子束外延碲镉汞技术是制备第三代红外焦平面探测器的重要手段,基于异质衬底的碲镉汞材料具有尺寸大、成本低、与常规半导体设备兼容等优点,是目前低成本高性能红外探测器发展中的研究重点。对异质衬底上碲镉汞薄膜位错密度随厚度的变化规律进行了建模计算,结果显示ρ~1/h 模型与实验结果吻合度好,异质衬底上原生碲镉汞薄膜受位错反应半径制约,其位错密度无法降低至 5×106cm-2以下,难以满足长波、甚长波器件的应用需求。为了有效降低异质外延的碲镉汞材料位错密度,近年来出现了循环退火、位错阻挡和台面位错吸除等位错抑制技术,本文介绍了各技术的原理及进展,分析了后续发展趋势及重点。循环退火和位错阻挡技术突破难度大,发展潜力小,难以将碲镉汞位错密度控制在 5×105cm-2以内。台面位错吸除技术目前已经显示出了巨大的发展潜力和价值,后续与芯片工艺融合后,有望大幅促进低成本长波、中长波、甚长波器件的发展。 相似文献
49.
50.
计算了不同温度下由辐射复合和俄歇复合决定的InAsSb材料的载流子寿命,结果表明,低温下n型InAsSb材料的载流子寿命受限于辐射复合过程,而高温下InAsSb材料的载流子寿命取决于Auger 1复合过程。讨论了势垒阻挡型器件的暗电流解析模型及暗电流抑制机理,通过在nBn吸收层的另一侧增加重掺杂的n型电极层形成nBnn+结构对吸收区内的载流子进行耗尽,吸收区少数载流子浓度降低约两个数量级,从而进一步降低器件暗电流。成功制备了InAsSb-基nBnn+器件,150 K下器件暗电流低至3×10-6 A/cm2,采用势垒结构器件的暗电流解析模型对150 K下器件的暗电流进行拟合分析,结果表明由于势垒层为p型掺杂,在吸收层形成耗尽区,导致器件中的产生复合电流并没有完全被抑制,工作温度低于180 K,器件暗电流受限于产生复合电流,工作温度高于180 K,器件暗电流受限于扩散电流。 相似文献