排序方式: 共有25条查询结果,搜索用时 0 毫秒
11.
12.
低压差分信号(Low Voltage Differential Signaling,LVDS)在航天通讯领域有着广泛的应用,为解决LVDS驱动器电路在宇宙辐射环境中的单粒子闩锁和总剂量问题,给出了低成本抗辐射解决方案,提出了一种改进结构的抗辐射加固技术,不仅解决了现有工艺下带隙基准电路的温漂问题,而且还可以利用设计的抗辐射单元库来满足抗辐射加固要求,简化了电路设计。基于0.18μm CMOS工艺模型库,利用Hspice进行仿真,该电路传输速率达到400 Mb/s,具有抗单粒子特性,满足航空航天领域对抗辐射LVDS驱动电路的使用要求。 相似文献
13.
利用计算机辅助设计Silvaco TCAD仿真工具,研究了0.13μm全耗尽绝缘体上硅(FD-SOI)晶体管单粒子瞬态效应,分析了不同线性能量转移(LET)、单粒子入射位置和工作偏置状态对单粒子瞬态的影响。结果表明,LET值的增加会影响沟道电流宽度,加大单粒子瞬态峰值及脉冲宽度。受入射位置的影响,由于栅极中央收集的电荷最多,FD-SOI器件的栅极中央附近区域单粒子瞬态效应最敏感。单粒子瞬态与器件工作偏置状态有很强的相关性,器件处于不同工作偏置状态下,关态偏置受单粒子效应影响最大,开态偏置具有最小的瞬态电流峰值和脉宽。 相似文献
14.
基于部分耗尽型绝缘层上硅(SOI)器件的能带结构,从电荷堆积机理的电场因素入手,为改善辐照条件下背栅Si/SiO2界面的电场分布,将半导体金属氧化物(MOS)器件和平板电容模型相结合,建立了背栅偏置模型.为验证模型,利用合金烧结法将背栅引出加负偏置,对NMOS和PMOS进行辐照试验,得出:NMOS背栅接负压,可消除背栅效应对器件性能的影响,改善器件的前栅I-V特性;而PMOS背栅接负压,则会使器件的前栅I-V性能恶化.因此,在利用背栅偏置技术改善SOI/NMOS器件性能的同时,也需要考虑背栅偏置对PMOS的影响,折中选取偏置电压.该研究结果为辐照条件下部分耗尽型SOI/MOS器件背栅效应的改善提供了设计加固方案,也为宇航级集成电路设计和制造提供了理论支持. 相似文献
15.
以增强型β-Ga2O3 VDMOS器件作为研究对象,利用TCAD选择不同的栅介质材料作为研究变量,观察不同器件的单粒子栅穿效应敏感性。高k介质材料Al2O3和HfO2栅介质器件在源漏电压200 V、栅源电压-10 V的偏置条件下能有效抵御线性能量转移为98 MeV·cm2/mg的重离子攻击,SiO2栅介质器件则发生了单粒子栅穿效应(Single event gate rupture, SEGR)。采用HfO2作为栅介质时源漏电流和栅源电流分别下降92%和94%,峰值电场从1.5×107 V/cm下降至2×105 V/cm,避免了SEGR的发生。SEGR发生的原因是沟道处累积了大量的空穴,栅介质中的临界电场超过临界值导致了击穿,而高k栅介质可以有效降低器件敏感区域的碰撞发生率,抑制器件内电子空穴对的进一步生成,降低空穴累积的概率。 相似文献
16.
基于0.35μm CMOS工艺,研究了辐射条件下,单粒子瞬态效应对差分放大器的影响。经过仿真分析发现:差分放大器中偏置电路输出节点对单粒子瞬态效应敏感,偏置电路输出电流大小决定了放大器输出信号抗单粒子瞬态效应的能力。为提高差分放大器的抗单粒子瞬态效应的能力,采取增加偏置电路输出驱动能力以及引入电阻/电容等加固设计技术。经过Hspice仿真及单粒子辐照实验证明,辐射加固后的放大器抗单粒子瞬态扰动能力从未加固的18 MeV·cm2/mg增加到37 MeV·cm2/mg,抗单粒子辐射性能提高了一倍以上。加固后的放大器能够满足航天应用的需求。 相似文献
17.
基于宽带隙、高饱和电子漂移速率、高击穿场强等材料特性优势,GaN高电子迁移率晶体管(HEMT)在高频大功率器件领域发展前景广阔。在集成电路中,基准电压源是为其他电路模块提供稳定参考电压的关键功能模块。基于0.5μm BCD GaN HEMT工艺,提出了一种GaN基准电压源的设计方案。Cadence Spectre仿真结果显示,该GaN基准电压源在-40~150℃范围内可实现2.04 V的稳定电压输出,温度系数为3.7×10-6/℃。在室温27℃下,当电源电压由5 V增至20 V时,输出电压的线性灵敏度为0.13%/V。该GaN基准电压源具有高温度稳定性,后续可与不同的GaN基电路模块组合构成功能丰富的GaN基集成电路。 相似文献
18.
19.
20.