IEEE802.15.3a信道模型改造方法的研究

提出一种基于ARake(All Rake)接收机思想的UWB(Ultra-Wide Band)信道模型改造方法。该方法根据UWB系统脉冲成形方案的具体要求，将IEEE802．15．3a标准信道模型改造为具有特定中心频率和多径分辨率的抽头延时线模型。改造后的信道模型为系统设计提供了指导信息，并简化了系统性能分析和仿真。针对典型UWB成形脉冲给出改造实例，对改造后信道模型的统计特征进行了分析。     

SOI NMOS器件总剂量辐照退火特性分析

研究了在不同的温度和偏置条件下对SIMOX SOI MOSFET进行总剂量辐照的退火特性.结果发现,ON偏置时退火效应较显著,且高温时退火效应比常温时更明显.     

Low-frequency noise characteristics in the MOSFETs processed in 65 nm technology

Low-frequency noise behavior in the MOSFETs processed in 65 nm technology is investigated in this paper. Low-frequency noise for NMOS transistors agrees with McWhorter''s theory (carrier number fluctuation), low-frequency noise in the sub-threshold regime agrees with McWhorter''s theory for PMOS transistors while it agree with Hooge''s theory (carrier mobility fluctuation) in the channel strong inversion regime. According to carrier number fluctuation model, the extracted trap densities near the interface between channel and gate oxide for NMOS and PMOS transistor are 3.94×10¹⁷ and 3.56×10¹⁸ cm^-3/eV respectively. According to carrier mobility fluctuation model, the extracted average Hooge''s parameters are 2.42×10^-5 and 4×10^-4. By consideration of BSIM compact model, it is shown that two noise parameters (NOIA and NOIB) can model the intrinsic channel noise. The extracted NOIA and NOIB are constants for PMOS and their values are equal to 3.94×10¹⁷ cm^-3/eV and 9.31×10^-4 V^-1. But for NMOS, NOIA is also a constant while NOIB is inversely proportional to the effective gate voltage. The extracted NOIA and NOIB for NMOS are equal to 3.56×10¹⁸ cm^-3/eV and 1.53×10^-2 V^-1. Good agreement between simulation and experimental results is achieved.     

电离辐射中SOI MOSFETs的背栅异常kink效应研究

采用10keV X射线研究了部分耗尽SOI MOSFETs的总剂量辐射效应.实验结果显示,在整个辐射剂量范围内,前栅特性保持良好;而nMOSFET和pMOSFET的背栅对数Id-Vg2曲线中同时出现了异常kink效应.分析表明电离辐射在埋氧/顶层硅(BOX/SOI)界面处产生的界面态陷阱是导致异常kink效应产生的原因.基于MEDICI的二维器件模拟结果进一步验证了这个结论.     

电离辐射对部分耗尽绝缘体上硅器件低频噪声特性的影响

本文针对辐射前后部分耗尽结构绝缘体上硅(SOI)器件的电学特性与低频噪声特性开展试验研究. 受辐射诱生埋氧化层固定电荷与界面态的影响, 当辐射总剂量达到1 M rad(Si) (1 rad = 10^-2 Gy)条件下, SOI器件背栅阈值电压从44.72 V 减小至12.88 V、表面电子有效迁移率从473.7 cm²/V·s降低至419.8 cm²/V· s、亚阈斜率从2.47 V/dec增加至3.93 V/dec; 基于辐射前后亚阈斜率及阈值电压的变化, 可提取得到辐射诱生界面态与氧化层固定电荷密度分别为5.33×10¹¹ cm^{- 2}与2.36×10¹² cm^-2. 受辐射在埋氧化层-硅界面处诱生边界陷阱、氧化层固定电荷与界面态的影响, 辐射后埋氧化层-硅界面处电子被陷阱俘获/释放的行为加剧, 造成SOI 器件背栅平带电压噪声功率谱密度由7×10^{- 10} V²·Hz^-1增加至1.8×10^-9 V² ·Hz^-1; 基于载流子数随机涨落模型可提取得到辐射前后SOI器件埋氧化层界面附近缺陷态密度之和约为1.42×10¹⁷ cm^-3·eV^-1和3.66×10¹⁷ cm^-3·eV^-1. 考虑隧穿削弱因子、隧穿距离与时间常数之间关系, 本文计算得到辐射前后埋氧化层内陷阱电荷密度随空间分布的变化.     

基于TCAD的绝缘体上硅器件总剂量效应仿真技术研究

绝缘体上硅（Silicon-on-Insulator,SOI）器件的全介质隔离结构改善了其抗单粒子效应性能,但也使其对总剂量效应更加敏感.为了评估SOI器件的总剂量效应敏感性,本文提出了一种基于TCAD （Technology Computer Aided Design）的总剂量效应仿真技术.通过对SOI器件三维结构进行建模,利用TCAD内置的辐射模型开展瞬态仿真,模拟氧化层中辐射感应电荷的产生、输运和俘获过程,从而分别评估绝缘埋层（Buried Oxide,BOX）和浅沟槽隔离（Shallow Trench Isolation,STI）氧化层中辐射感应陷阱电荷对器件电学性能的影响.基于该仿真技术,本文分别研究了不同偏置、沟道长度、体区掺杂浓度以及STI形貌对SOI MOSFET器件总剂量辐射效应的影响.仿真结果表明高浓度的体区掺杂、较小的STI凹槽深度和更陡峭的STI侧壁将有助于改善SOI器件的抗总剂量效应性能.     

栅长对SOI NMOS器件ESD特性的影响

采用TLP测试的方式,研究了不同栅长对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现栅长越大,维持电压VH越大,ESD二次击穿电流It2越大;其原因可能与薄硅层中的热分布有关。     

14 nm FinFET和65 nm平面工艺静态随机存取存储器中子单粒子翻转对比

使用中国散裂中子源提供的宽能谱中子束流,开展14 nm FinFET工艺和65 nm平面工艺静态随机存取存储器中子单粒子翻转对比研究,发现相比于65 nm器件,14 nm FinFET器件的大气中子单粒子翻转截面下降至约1/40,而多位翻转比例从2.2%增大至7.6%,源于14 nm FinFET器件灵敏区尺寸(80 nm×30 nm×45 nm)、间距和临界电荷(0.05 fC)的减小.不同于65 nm器件对热中子免疫的现象,14 nm FinFET器件中M0附近10B元素的使用导致其表现出一定的热中子敏感性.进一步的中子输运仿真结果表明,高能中子在器件灵敏区中产生的大量的射程长、LET值大的高Z二次粒子是多位翻转的产生诱因,而单粒子翻转主要来自于p,He,Si等轻离子的贡献.     

MOS器件界面态与陷阱电荷分离方法研究

对MOS结构器件．要分离由辐射效应引起的界面态电荷与氧化层陷阱电荷的方法有根多种．如中电带压法、电荷泵法和双晶体管法就是目前比较常用、有效的方法,分析了这些方法的优点和局限性。     

电场偏置对MOS器件电离辐射效应的影响

研究了外加电场对MOS器件电离辐射效应的影响.采用10 keV X射线对MOS器件在正/反电场偏置条件下进行总剂量辐射,分析了MOS器件辐射前后阈值电压的漂移量.实验结果表明,正偏情况下MOS器件的阈值电压漂移量远大于反偏情况下MOS器件的阈值电压漂移量.基于一维连续性方程,在考虑电子-空穴对的复合/逃逸率、电子及空穴的捕获横截面与外加电场关系的基础上,模拟了辐射诱生栅氧化层内陷阱电荷与辐射总剂量之间的关系,分析了陷阱电荷对MOS器件阈值电压的影响,仿真结果与实验数据吻合良好.