排序方式: 共有129条查询结果,搜索用时 342 毫秒
1.
CMOS折叠预放电路的失调是限制CMOS折叠结构A/D转换器实现高分辨率应用的主要原因之一.文中提出差分对的动态匹配技术改善了折叠预放电路的失调,从而为研制CMOS工艺中的高分辨率折叠结构A/D转换器提供了一种可行方案,并给出了MATLAB和电路仿真的实验结果. 相似文献
2.
为集成调谐器接收机芯片系统设计了一个带自动幅度控制回路的差分结构电容电感压控振荡器.通过采用pMOS管作为有源负阻使振荡器谐振回路可以直接接地电平,减小了寄生效应,扩大了频率调谐的线性及其范围.采用的自动幅度控制AAC回路具有元件少,噪声低,控制灵敏,调节容易,结构简单及设计方便的优点,并保证振荡器电路的性能最小地依赖于环境和制造工艺参数的变化.所设计的压控振荡器采用新加坡特许50GHz 0.35μm SiGe BiCMOS工艺流片,经测试在1MHz频率偏移处达到了-127.27dBc/Hz的相位噪声性能,具有宽的(990~1140MHz)和线性(调谐增益32.4MHz/V)的频率调谐曲线.整个振荡器电路在5V的供电电压下仅消耗6.6mA的电流,可以满足调谐器的应用需要. 相似文献
3.
4.
5.
本文提出一种应用于IEEE 802.11b/g 无线局域网收发机的ΔΣ 分数型频率综合器。该设计采用了0.13 μm CMOS 工艺。LC型的压控振荡器采用了片上集成的差分电感。分数分频器由吞脉冲式分频器和带噪声整形技术的3阶MASH类型的ΔΣ调制器构成。测试结果表明,参考频率为20 MHz环路带宽为100 kHz的情况下,该设计所有信道的相位噪声性能均可达到带内-93 dBc/Hz,带外-118 dBc/Hz。积分均方相位误差小于0.8。整个设计在1.2V电源条件下消耗8.4 mW的功耗,占用0.86 mm2的面积。 相似文献
6.
7.
摘要:提出了一种采用片上电荷泵自动调谐结构的MOSFET-C非对称带通滤波器的设计方案,并在UMC(联合电子公司)0.18um标准CMOS工艺线上流片得到验证。带有调谐系统的滤波器采用主从技术进行连续调谐,完成调谐功能后电荷泵输出调谐电压为2.663V,远高于电源电压,提高了滤波器的线性度。非对称带通滤波器带宽为(2.73MHz,5.34MHz)且具有3阶低通和2阶高通特性。以50欧姆作为源阻抗,滤波器带内3阶交调量(IIP3)为16.621dBm。输入参考噪声为47.455uVrms。在1.8V电源电压下,主滤波器功耗为3.528mW,自动调谐电路功耗为2.412mW。带有自动调谐系统的滤波器整个系统占芯片面积0.592mm2,可用于无线局域网,全球定位和蓝牙等系统中。 相似文献
8.
提出一种开关电流电路时钟馈通的补偿技术.这种技术可以同时取消误差电流中的常数项和信号关联项.在相同工艺条件下的HSPICE仿真结果表明:文中提出的时钟馈通补偿技术的开关电流存储单元与基本的开关电流存储单元相比,误差电流减小了100倍. 相似文献
9.
The sample-and-hold (S/ H) circuit is a key module for many applications[1 ] totransform a continuous time signal into discrete one. In analog to digital (A/ D)converters,the front-end of the S/ H amplifier must be of both high speed... 相似文献
10.