标准数字CMOS工艺中LC谐振回路的改进和应用

提出了一种在标准数字CMOS工艺条件下,提高片上螺旋电感性能的实用方法,以及在缺少双层多晶硅电容的情况下,可以大大节约芯片面积的一种电容实现方法.介绍了这两种方法在电路设计中的一种应用,即利用0 .35 μm1P4 M标准数字CMOS工艺实现的、单片集成的L C压控振荡器.     

低功耗、全差分流水线操作CMOSA/D转换器

提出一种基于运算跨导放大器共享技术的流水线操作A/ D转换器体系结构,其优点是可以大幅度降低芯片的功耗和面积.采用这种结构设计了一个10位2 0 MS/ s转换速率的全差分流水线操作A/ D转换器,并用CSMC0 .6 μm工艺实现.测试结果表明,积分非线性为1.95 L SB,微分非线性为1.75 L SB;在6 MHz/ s采样频率下,对1.84 MHz信号转换的无杂散动态范围为5 5 .8d B;在5 V工作电压、2 0 MHz/ s采样频率下,功耗为6 5 m W.     

2.4 GHz、增益可控的CMOS低噪声放大器

介绍了一种基于 0 35 μmCMOS工艺、2 4GHz增益可控的低噪声放大器。从噪声优化、阻抗匹配及增益的角度详细分析了电路的设计方法 ,讨论了寄生效应对低噪声放大器性能的影响。仿真结果表明在考虑了高频寄生参数的情况下 ,低噪声放大器依然具有良好的性能指标 :在 2 4GHz工作频率下 ,3dB带宽为 6 6 0MHz,噪声系数NF为 1 5 8dB ,增益S2 1为 14dB ,匹配参数S11约为 - 13 2dB。     

一个实用的合成甾烯-3-羧酸Epristeride的方法

甾烯-3-溴化合物通过钯催化的一氧化碳插入反应被转化成为相应的甾烯-3-羧酸类化合物。从而为甾烯-3-羧酸Epristeride提供了一个实用的合成方法。     

一种电流自校准14位、50Msample/s CMOS DAC

文章介绍一种14位、50Msample/s的电流驱动型CMOS DAC.该电路的核心由31个温度计编码的高5位电流源、15个温度计编码的中间4位电流源和5个二进制编码的低5位电流源构成.为了达到更高的静态线性度,一种新颖的电流自校准技术被提出,用来对最高5位的电流源进行自校准.这种自校准完全是在后台操作的,并不需要一个替代电流源去替代正在被校准的那一路电流源.该芯片采用0.25μm标准CMOS工艺制造,芯片面积为3.54mm².测试结果显示芯片的静态分辨率达到12位.     

30兆赫采样频率的采样-保持电路和减法-增益电路的误差分析及设计

介绍一种 1 0位分辨率、3 0 MHz采样频率流水线操作 A/D变换器中的 CMOS全差分采样 -保持(S/H)电路和级间减法 -增益 (SUB/GAIN)电路的设计。首先概述这种电路在流水线 ADC中的作用和工作原理 ,然后逐一讨论它的各种误差源对整体精度的影响。在此基础上通过理论分析和计算机辅助分析 ,完成电路的优化设计。最后用 HSPICE软件对优化后的电路仿真 ,证明其性能完全达到设计指标     

一种全差分双通道采样保持的流水线操作AD变换器

介绍了一种基于双通道采样保持电路的流水线操作 AD变换器。设计结合了并行流水线转换电路的思想 ,从而能够有效提高转换速率 ,但是较之并行流水线结构 ,使用的运放较少 ,功耗低 ,而且可以避免并行结构可能存在的匹配问题。这个电路采用 0 .3 5 μm CMOS工艺实现 ,在 Cadence Spectre S环境下通过仿真验证 ,转换速率 40 MS/s时 ,能达到 1 0位精度     

一种用于数模转换器的电流-电压转换电路

介绍了一种用于数模转换器的电流 电压转换电路。在数模转换器的负载电阻片内集成的情况下 ,利用文中提出的电流 电压转换电路 ,数模转换器实现了要求的宽摆幅电平输出 (全“0”输入时 ,输出低电平 - 3V ;全“1”输入时 ,输出高电平 3 5V)。整个数模转换器电路用 1 2 μm双层金属双层多晶硅n阱CMOS工艺实现。其积分非线性误差为 0 4 5个最低有效位 (LSB) ,微分非线性误差为 0 2LSB ,满摆幅输出的建立时间小于 1μs。该数模转换器使用± 5V电源 ,功耗约为 30mW ,电路芯片面积为 0 4 2mm2 。     

一种2.4GHz的CMOS注入锁频倍频器

介绍了一种用于频率综合器的2.4GHz CMOS注入锁频倍频器的设计和实现．从理论上重点分析了模拟倍频器的锁频范围和相位噪声特性．当电源电压为3.3V,输入信号为400mV时,电路输出幅度为1.04V,功耗为4.95mW,未经电容阵列补偿时倍频器的锁频范围达到113.7MHz．电路应用在单片集成的蓝牙发接器中,通过频率测试验证了电路功能的正确性．     

一种2.4GHz的CMOS注入锁频倍频器

介绍了一种用于频率综合器的2.4GHz CMOS注入锁频倍频器的设计和实现.从理论上重点分析了模拟倍频器的锁频范围和相位噪声特性.当电源电压为3.3V,输入信号为400mV时,电路输出幅度为1.04V,功耗为4.95mW,未经电容阵列补偿时倍频器的锁频范围达到113.7MHz.电路应用在单片集成的蓝牙发接器中,通过频率测试验证了电路功能的正确性.