排序方式: 共有2条查询结果,搜索用时 375 毫秒
1
1.
ASIC中的异步时序设计 总被引:5,自引:0,他引:5
绝大部分ASIC设计工程师在实际工作中都会遇到异步设计的问题。文章针对异步时序产生的问题,介绍了几种同步的策略。特别是结绳法和异步FIFO的异步比较法,都是比较新颖的方法。 相似文献
2.
1