一种6~18 GHz宽带高精度有源移相器

设计了一种6 bit 6~18 GHz工作频段的宽带高精度有源移相器。片上集成了输入无源巴伦、逻辑编码器、RC多相滤波器、矢量合成单元、数控单元等。该移相器的设计采用55 nm CMOS工艺实现,芯片尺寸为1.29 mm×0.9 mm,移相器核心尺寸为1.02 mm×0.58 mm。后仿结果表明,在6~18 GHz频率范围内,增益误差RMS值小于1 dB,相位误差RMS值小于0.75°,输入回波损耗、输出回波损耗分别小于-8.5 dB、-8.9 dB,芯片总功耗为20.7 mW。该6 bit移相器的相对带宽为100%,覆盖C、X和Ku波段,适用于雷达探测等领域。     

带峰化电感的宽带可调CML-DFF分频器

在宽带分频器中,采用电流模逻辑-D触发器(CML-DFF)结构,加入了并联峰化电感和频率调节电路。分析了CML-DFF分频器的基本工作原理,引入了一种新颖的分析模型。以此模型为基础,设计了一种带峰化电感的宽带可调CML-DEF分频器,提高了电路的设计效率,优化了电路性能。采用TSMC 90 nm 射频CMOS工艺仿真,结果显示,在0 dBm输入信号下,分频器电路的可调节频率锁定范围为3~46.5 GHz,芯片面积小于0.22 mm²,功耗仅为6.7 mW。     

一种5~6 GHz宽带全集成CMOS低噪声放大器

采用55 nm标准CMOS工艺,设计并流片实现了一种应用于Wi-Fi 6(5 GHz)频段的宽带全集成CMOS低噪声放大器(LNA)芯片,包括源极退化共源共栅放大器、负载Balun及增益切换单元。在该设计中,所有电感均为片上实现;采用Balun负载,实现信号的单端转差分输出;具备高低增益模式,以满足输入信号动态范围要求。测试结果表明,在高增益模式下该放大器的最大电压增益为20.2 dB,最小噪声系数为2.2 dB;在低增益模式下该放大器的最大电压增益为15 dB,最大输入1 dB压缩点为-3.2 dBm。芯片核心面积为0.28 mm²,静态功耗为10.2 mW。     

一种低相位噪声锁相环频率合成器的设计

通过MATLAB对锁相环进行系统建模与分析,采用改进型宽摆幅低噪声电荷泵结构,结合2位开关电容阵列技术与RC低通滤波技术,设计了一种低相位噪声锁相环频率合成器。基于SMIC 0.18 μm CMOS工艺设计的芯片测试结果表明,该锁相环系统的频率覆盖范围达到1.27～1.82 GHz;在中心频率为1.56 GHz处的相位噪声为-105.13 dBc/Hz@1 MHz,抖动(均方根)为2.2 ps。     

基于90 nm CMOS工艺的37 GHz分频器

对高速分频器的注入锁定特性进行了研究,并实现了一个基于电流模逻辑的分频器。该分频器采用了电感峰值技术,分频范围可达25~37.3 GHz,电源电压为1.2 V,功耗为24 mW。芯片采用TSMC 90 nm CMOS工艺设计制造,并给出了测试结果。     

稳像平台准确测试系统的研究和设计

对稳像平台的准确测试系统的设计和研制进行了探讨,提出了一种新的采用虚拟仪器软件Labview对前端CCD输出的图像数据进行采集和处理的稳像平台准确测试系统方案.结合稳像平台准确测试系统的具体要求阐述了对系统进行设计的理论,并对采用本方案进行实际设计时的具体步骤、参数取值、测量最大范围、误差估计以及软件设计流程给出了具体的设计方法和参数计算公式.     

一种高线性度相位插值器

设计并实现了一种高线性度相位插值器。分析了相位插值器的工作原理和传统相位插值器结构,以此为基础,提出了一种具有高线性度的相位插值器电路。该电路采用TSMC 90 nm CMOS工艺进行设计,后仿真结果表明本设计的相位插值器具有良好的线性度,整个电路版图面积为(155×368) μm²,核心电路面积为(63×114) μm²。在1.2 V的电源电压下,相位差值器模块电路的功耗为3.12 mW。     

一种高线性度非对称单刀双掷开关的设计

介绍了一种用于射频收发系统的16 GHz、低损耗、高隔离度、高线性度的非对称型单刀双掷开关。针对串联和并联晶体管尺寸对插入损耗及隔离度的影响、对称型和非对称型两种结构各自的特点,以及选择非对称结构的原因进行了分析。采用90 nm CMOS工艺实现,设计中采用深N阱MOS管,并在必要的节点加入交流悬浮偏置,提高开关整体性能。测试表明,Rx模式下,插损为0.77 dB,隔离度为22.9 dB,输入1 dB压缩点为9 dBm;Tx模式下,插损为2.14 dB,隔离度为20.2 dB,输入1 dB压缩点大于15 dBm。     

一种基于0.13 μm SiGe BiCMOS工艺的Ka波段宽带有源移相器

采用0.13 μm SiGe BiCMOS工艺,设计了一种工作在32~38 GHz的Ka波段有源移相器,采用矢量合成的方法实现移相功能。该移相器电路包括输入无源巴伦、多相滤波网络、矢量合成单元、射随器和输出有源巴伦。后仿结果表明,输入输出反射系数均小于-9.5 dB,反向隔离度小于-80 dB,插入损耗优于-6.5 dB。在-55 ℃~125 ℃宽温范围内相对相移最大误差小于2.2°,全频带RMS移相误差小于1.5°,RMS增益误差小于0.35 dB。总功耗为18.2 mW,芯片核心面积为0.21 mm²。     

基于0.13 μm SiGe工艺的48~68 GHz四倍频器

采用0.13 μm SiGe BiCMOS工艺,设计并实现了一种应用于高速光通信的全集成注入锁定四倍频器芯片。该设计包括单端转差分放大器、注入锁定二倍频器(ILFD)以及分频器(Divider-by-2)。测试结果表明,该四倍频器的输出锁定范围达到了48~68 GHz,输出锁定在65 GHz时的谐波抑制比为36 dBc。芯片核心面积为0.36 mm²,在3.3 V供电电压下,核心功耗为247 mW。该设计可以满足下一代超高速光电互联芯片对高速时钟的应用需求。