排序方式: 共有19条查询结果,搜索用时 562 毫秒
1.
为了在芯片设计中优化模块的接口时序约束,提高顶层和模块时序收敛的一致性,缩短设计周期、减少工具的计算量,提出将做完布线优化后模块的抽象视图合并到顶层做时序预算,根据预算结果为模块提供更加精确的接口时序约束.在做完时序预算后,将模块的接口时序约束应用到模块设计中做进一步优化,模块的时序收敛后将模块拼装到顶层做时序分析,发现顶层和模块之间的时序是收敛的.结果表明使用模块的抽象视图在顶层做完时序预算后优化模块,可以使顶层和模块之间的时序更容易达到收敛,提高顶层和模块时序收敛的一致性. 相似文献
2.
3.
4.
5.
6.
为了实现对车辆速度进行高实时性、高精度的测量,设计了一种基于FPGA的多普勒雷达测速系统。系统以Spartan 6系列FPGA作为核心处理器,使用高精度ADC采集微波雷达模块输出的混频信号,将数据通过FPGA进行快速傅里叶变换(FFT)处理并利用Welch算法进行频谱分析,提取出运动车辆的多普勒频移,进而根据多普勒效应计算出被测车辆的运动速度。该设计利用FPGA在并行处理方面的速度优势对算法进行了优化,有效地降低了系统延时、提高了系统的处理速度和实时性。仿真和实验结果表明:系统工作稳定,具有较高的实时性,测量精度小于1km/h。 相似文献
7.
在激光陀螺信号解调滤波过程中,工程上经常运用高阶FIR滤波电路来实现抖动信号剥除;这种方法虽然精度高但具有较高的延时,无法满足激光陀螺输出结果实时性的要求;为了解决这个问题,提出了一种基于FPGA的激光陀螺信号解调电路,利用自适应滤波原理对激光陀螺输出抖动信号进行自适应剥除,最后进行了相应精度及延迟测试;实验结果表明激光陀螺信号经过该系统自适应抖动剥除后效果较好,激光陀螺静态输出百秒方差仅为千分之三且系统延迟0.6 ms远低于常规5 ms延迟,满足了激光陀螺信号解调高精度低延时的要求。 相似文献
8.
为了满足某民航导航系统中高速海量数据的存储要求,提出了一种基于AVR单片机和FPGA结合控制的U盘记录器设计方案。设计中以AVR单片机控制CH376读写U盘数据为核心,并利用FPGA控制大容量FLASH作为高速数据的缓存介质,解决了单片机缓存资源匮乏而造成的数据存储不可靠的问题。同时设计了专门的掉电检测电路,在掉电瞬间保存FLASH断点地址,实现了系统再上电的续存功能。经过多次测试与实验表明,系统性能表现优良,工作稳定可靠,能够满足实际工程应用需求,并已成功应用与某民航飞行数据记录系统中。 相似文献
9.
低密度奇偶校验(Low Density Parity Check,LDPC)码的译码算法在FPGA实现时常采用整数量化操作,产生误差引起译码性能降低.引入归一化最小和(Normalized Minimum Sum,NMS)译码算法,在校验点信息数据量化的基础上乘以一个取值区间为(0,1)的改进因子减小误差.通过研究改进因子的合理取值,提出了一种随迭代次数取不同改进因子改善量化结果的新量化方法.研究对象为空间数据咨询委员会(The Consultative Committee for Space Data Systems,CCSDS)标准中近地空间应用的(8176,7154)LDPC码,在MATLAB上设计编译码算法程序并完成仿真.仿真结果表明改进量化方法完成译码所需的迭代次数更少,提高了译码性能.通过分析不同信噪比下迭代次数的变化,发现在较高噪声干扰下优势更明显. 相似文献
10.