CMOS工艺中NPN bipolar的开发

由于技术的迅速发展与突破,使集成电路的制造得以在短短的60年间,单一晶粒已经可以容纳数千万个电晶体的超大型集成电路。其主要工艺为CMOS工艺,原因是它有功耗低、集成度高、噪声低、抗辐射能力强等优点,但是传统bipolar工艺有频率高、功率大的优点,因此提出在CMOS中集成三极管、二极管。论述了在0.5μm CMOS工艺中集成NPN bipolar的方法以及各个关键技术指标的确定。     

500 V LDMOS研制

为了降低器件的制造成本,又可以和低压器件实现自主隔离集成在一起,所以需要价格较低的普通CMOS衬底片来实现高电压的器件设计。设计研制了一种在普通CMOS的衬底片上做深N阱层光刻注入和推结深,然后生长外延层,在外延层上做器件,高压N阱作为LDMOS的漂移区做在P-外延层中,深N阱层做在P型衬底上。由于深N阱层注入推结深步骤后的热制成步骤,导致深N阱层会反扩到P-外延层,深N阱层是漏端重要组成部分,与高压N阱一样承担BVDS耐压重要功能。击穿电压的关键是高压N阱漂移区(耐压区)和深N阱层耐压区的结构。利用工艺仿真软件对高压N阱漂移区和深N阱层耐压区的不同注入剂量、长度、结深对LDMOS器件的击穿电压的影响进行了汇总,最终确认各个参量数值。     

一种n+/p+环接MOS电容的研制

电容是集成电路的一个组成部分,由于MOS电容与CMOS工艺流程匹配,所以应用广泛.为了改善传统MOS电容值随电压特性的改变而变化的现象,并提高MOS电容值的稳定性,提出了一种新型MOS电容的制作方法和连接结构.新结构是将传统MOS电容的一个n+电极更改为p+电极,这样可以使器件的输入电势极性更改前后都为栅氧电容,但在极性更替间,由于有耗尽层存在,电容仍会变小.将两个新结构MOS电容环接,即将其中一个电容的多晶硅层与另一个电容的阱相连接,并用金属连线引出电极,测试结果表明,与传统MOS电容相比,新型MOS电容提升了零电压附近突变区域电容最低值,减小了器件电流波动幅度,有利于提高器件的可靠性.