排序方式: 共有4条查询结果,搜索用时 140 毫秒
1
1.
基于0.13μm标准逻辑工艺的1 Mb阻变存储器设计与实现 总被引:2,自引:2,他引:0
采用了SMIC 0.13μm标准CMOS工艺设计并实现了一个1 Mb容量的基于1T1R结构的阻变存储器.描述了整个芯片的基本存储单元、存储器架构以及特殊的电路设计技术,包括优化的存储器架构、用于降低reset功耗的多电压字线驱动、使电阻分布更紧凑的斜坡脉冲写驱动以及可验证的读取参考系统.芯片实现了22F<'2>的存储单... 相似文献
2.
针对现有阻变存储器中严重影响擦除操作可靠性的"写回"现象,结合测试数据、材料特性及电路原理分析了引起这种现象的主要原因,给出了一种加入"擦除反馈"功能的写电路设计方案。该方案能够对擦除操作进行监控,一旦发现操作完成,立即使用反馈电路关闭写驱动的输出以停止擦除操作,防止"写回"现象。优化后的写电路方案在0.13μm标准CMOS工艺下进行了流片验证。通过测试数据的分析对比,可以看到相比传统的写电路方案,采用文中的电路设计能明显降低"写回失效"的可能,大幅度提高擦除操作的可靠性。 相似文献
3.
4.
相对于现在流行的FLASH型存储器,新型阻变存储器(resistive-RAM,RRAM)有很多优势,比如较高的存储密度和较快的读写速度。而针对RRAM的读写操作特性,提出了一种适用于新型阻变存储器的提供操作电压的电路。该方案解决了新型存储器需要外部提供高于电源电压的操作电压的问题,使得阻变存储器能应用于嵌入式设备。同时,对工艺波动和温度波动进行补偿,从而降低了阻变存储器的读写操作在较差的工艺和温度环境下的失败概率,具有很强的实际应用意义。该设计采用0.13μm标准CMOS 6层金属工艺在中芯国际(SMIC)流片实现,测试结果表明,采用此电路的RRAM能正确地进行数据编程和擦除等操作,测试结果达到设计要求。 相似文献
1