排序方式: 共有7条查询结果,搜索用时 0 毫秒
1
1.
排序串行干扰消除(Ordered Successive Interference Cancellation,OSIC)是多输入多输出无线通信系统中一种重要的信号检测技术。为了降低该算法的计算复杂度,首先提出了基于信号可靠性判决的排序串行干扰消除算法,根据所设计的信号可靠性判决(Signal Reliability Decision,SRD)结构的判决结果选择不同的方法消除信号间的干扰。为了进一步提升SRD-OSIC算法的检测性能,提出了局部最优(Local Optimized,LO)的LO-SRD-OSIC算法。仿真结果表明,SRD-OSIC算法仅需要传统OSIC算法一半的复杂度就能获得相近的误码率性能。不仅如此,当LO-SRD-OSIC算法与SRD-OSIC算法的计算复杂度相同时,LO-SRD-OSIC算法可以获得额外3 dB的误码率性能增益。 相似文献
2.
似然上升搜索(LAS)算法是一种启发式邻域搜索算法,能够对空分复用的大规模多输入多输出(MIMO)系统的接收信号进行检测。为了降低传统LAS算法的复杂度,提出了一种基于星座约束(CC)的CC–LAS算法。该算法利用一个星座约束(CC)结构判定每个候选解的可靠性,根据可靠性判定结果缩小候选解的邻域空间,再利用LAS算法对不可靠候选解进行检测。提出的CC–LAS算法通过忽略LAS邻域空间中大量不必要的邻居向量,排除对低可靠度信号的低效处理,从而大幅度降低了传统LAS算法的计算复杂度。仿真结果表明,提出的CC–LAS算法的误码率(BER)性能与传统的LAS算法非常接近,并且在信噪比(SNR)相同的情况下,能够大幅度降低计算复杂度。 相似文献
3.
为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设备(PC)与FPGA设备之间的高性能数据传输。同时,基于Root Port仿真平台设计DMA读写测试用例,仿真结果验证PCIe接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试,结果表明,DMA写速率最高可达1 620 MB/s,DMA读速率最高可达1 427 MB/s,带宽最大值能够达到PCIe接口理论带宽值的84%。设计方案成本低,可靠性高,能够满足高性能、低延时的数据采集要求。 相似文献
4.
5.
最小均方误差(MMSE)检测器在大规模多输入多输出(MIMO)系统中实现了较优的误码率(BER)性能,但其涉及高复杂度的大规模矩阵求逆运算,因此对硬件要求很高.针对这一问题,文章提出了一种预处理的广义加权高斯赛德尔(GS)(GW-PGS)迭代算法.在该算法中,首先提出了基于预处理的初始化方案,在不增加额外复杂度的情况下... 相似文献
6.
大规模多输入多输出(Multiple-Input Multiple-Output, MIMO)系统由于具备较多的天线数,会导致传统线性信号检测算法如最小均方误差(Minimum Mean Square Error, MMSE)的复杂度过高。针对以上问题,提出了F修正的自适应超松弛迭代(F-corrected Adaptive Successive over Relaxation, FA-SOR)检测算法。该算法首先利用超松弛迭代(Successive over Relaxation, SOR)算法避免高阶矩阵求逆运算,降低复杂度;其次使用F修正的公式自动更新SOR算法迭代使用的松弛参数,同时优化迭代的公式与初始解来加快收敛速度。仿真结果表明,不论在理想独立信道还是相关信道下,相比于现有的自适应SOR算法,FA-SOR都能以更低的复杂度达到更低的误码率,同时逼近MMSE算法的性能。 相似文献
7.
随着无线通信技术的快速发展,MIMO技术得到了更加广泛的应用。而多通道射频前端是MIMO硬件系统中重要的组成部分,其性能指标对通信系统功能具有决定性影响。设计了一种16通道软件无线电射频前端,该设计结合集成收发器与超外差收发机架构的优势,可同时支持16路射频收发通道,具有调制精度高、动态范围大和体积小的特点。从实际射频测试结果看,该射频前端性能优异,工作频率10 MHz~6 GHz,最大信号带宽大于150 MHz,输入功率-40~27 dBm,输出功率-10~-110 dBm,差分误差矢量幅度小于0.37%,可适用于多通道软件无线电设备、信道仿真器等对射频指标和体积有要求的应用中。 相似文献
1